二级寄存器可以增加一个clock cycle的时间使亚稳态稳定下来,这个原理是?
首先:亚稳态是指信号跳变时,由于不满足建立保持时间,寄存器的输出端会输出中间电平,或者产生震荡等。亚稳态不是一个持续的状态,是一个短暂的状态。
第二:对于异步信号,一级寄存器永远会有亚稳态的可能。
第三,如果第一级寄存器出现亚稳态,亚稳态的时间如果在1个clock cycle之内恢复了,那么第二级寄存器会采样到稳定状态。如果亚稳态时间过于长超过1个clock cycle,那么第二级仍然有可能输出亚稳态。
第四:亚稳态不是纠错,如果产生亚稳态,那么采样值可能是不正确的,两级寄存器或者多级寄存器的级联是防止亚稳态状态在时序电路中传播扩散。