棋子 · 2019年10月17日

同一时钟域的上升沿和下降沿触发器可以串在同一条链上:下降沿寄存器在前,上升沿在后

请问为什么一定是下降沿在前,上升沿在后呢?老师简略地说了一句,没能理解,希望能够给个详细一点的解答。
谢谢!

1 个回答 得票排序 · 时间排序
极术小姐姐 · 2019年10月17日

如果上升沿在前,下降沿在后,那么一个shift时钟周期里,这两个寄存器的值始终一样。举个极端的例子,如果它俩同时驱动一个AND,是不是就测不到某些故障?
同样的,它俩capture到的不同值,在移位出去的过程中,也很可能会被覆盖掉。

你的回答