棋子 · 2019年10月18日

lab里面提到的clock port在design中不存在

SoC 芯片芯片设计后端

lab中要求分别在port clk_lab1/clk_lab2上创建两个时钟，但是给的verilog netlist里面只有一个clock port clk_lab_in_2?

1 个回答 得票排序 · 时间排序
1
极术小姐姐 · 2019年10月18日

你应该说的是lab3，lab3 被不小心动到了目录。现在已经纠正过来了，麻烦再做尝试

0 评论 已采纳
举报
你的回答
关注数
1
收藏数
0
浏览数
2312
关注问题 邀请回答
极术小姐姐
相似问题
请问下：对市面上的ARM SOC芯片，如何可靠识别ARM SOC内所使用的ARM CPU内核IP型号？ 1 ARM SOC芯片 ID识别码 1 芯片功耗计算和低功耗设计概览中，DVFS设计时，不同电压对应的频率应该怎么确定呀？DC 综合一次，然后让后端在不同 电压-频率 下signoff ？ 1
极术微信服务号
关注极术微信号
实时接收点赞提醒和评论通知
安谋科技学堂公众号
关注安谋科技学堂
实时获取安谋科技及 Arm 教学资源
安谋科技招聘公众号
关注安谋科技招聘
实时获取安谋科技中国职位信息