我正在使用混淆的RTL for Cortex-M3。我有一个可行的设计，可以将3个AHB-lite总线复用为2个AXI3总线。该设计类似于具有代码总线和系统总线的Xilinx designstart设计。处理器从代码总线正确引导，并执行指令（已禁用ITCM）。问题是我认为普通LDR / STR和LDREX / STREX在AXI总线上没有区别。我曾期望可以设置AxLOCK，以便可以根据以下网址实现监视器：http ://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.dht0008a/CJAGCFAF.html
无论我怎么尝试，STREX指令都将失败（返回1）。即使在写后将BRESP设置为2'b01。如果在启用DTCM的情况下正常工作，那么所有这些都会很好，但是那些独占式写入也会失败。
还有什么需要检查的想法吗？
AHB-lite总线如何处理独占访问？也许翻译中缺少一些内容？
