芯片设计后端下最新的问题 - 极术社区 - 连接开发者与智能计算生态

芯片设计后端

芯片设计后端

关注标签

关注数

39

内容数

327

提问题写文章

标签主页标签问答标签文章

相关标签

标签问答

最新的 · 高票的 · 未回答的

棋子 · 2019年10月17日

异步信号是否可以未经同步两拍后就能使用。。。

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

步复位实训中reset.v中

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

异步复位实训中reset.v中

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

异步复位同步释放，是能解决毛刺产生的复位问题吗，如果不能的话，如何解决毛刺的问题呢

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

同步复位和异步复位的选择

SoC 芯片芯片设计后端

0 1
棋子 · 2019年10月17日

多周期约束问题加法器

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

多周期约束问题加法器。。

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

多周期约束问题加法器。。。。

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

RFU是什么缩写？什么意思？

Arm 芯片设计后端

0 1

解决
棋子 · 2019年10月17日

提到的DDR速度单位是频率还是速率

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

ddr3读的时候为什么dq和dqs是沿对齐的？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

一个refresh刷新一行？还是全刷？如果是只刷新一行的话，是不是会有下面的问题

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

MDL延迟补偿的算法

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

WDATA_BUFFER0的深度

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

亚稳态发生串扰导致系统崩溃，有这样的案例吗

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

需要整个flow的要点

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

同步时钟为啥一定要同源

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

如果C1前面又接了个寄存器C0，那c1是Launch时钟还是Capture时钟啊，这个时钟域还是C2吗

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

亚稳态二级处理的原理

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

增加寄存器避免亚稳态，但这能保证输出逻辑是正确的么？

SoC 芯片芯片设计后端

0 1

解决

上一页
1
…
7
8
9
10
11
下一页

本月贡献榜

极术微信服务号

关注极术微信号
实时接收点赞提醒和评论通知

安谋科技学堂公众号

关注安谋科技学堂
实时获取安谋科技及 Arm 教学资源

安谋科技招聘公众号

关注安谋科技招聘
实时获取安谋科技中国职位信息