芯片设计后端下最新的问题 - 极术社区 - 连接开发者与智能计算生态

标签主页标签问答标签文章

标签问答

最新的 · 高票的 · 未回答的

棋子 · 2019年10月17日

哪些寄存器是不需要上chain呢？为什么不需要上chain？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

同一时钟域的上升沿和下降沿触发器可以串在同一条链上：下降沿寄存器在前，上升沿在后

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

DFT : 后端做完 scan reorder 后，是不是一定要重新产生pattern 才能仿真pass ？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

block wrapper 起什么作用？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

capture-DR这个状态，capture什么数据

SoC 芯片芯片设计后端

0 1
棋子 · 2019年10月17日

DFT 产生的RTL test logic 的综合问题

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

对于inout类型的io，bsd cell应该是什么样的？

SoC 芯片芯片设计后端

0 1
棋子 · 2019年10月17日

可选指令集的功能是否可以由必选指令集实现？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

boundary scan用到和没用到的PAD在处理pull up/down时有区别吗？分别应该如何处理？

SoC 芯片芯片设计后端

0 1
棋子 · 2019年10月17日

scan 时 memory 或者 macro 的output 怎么处理？

SoC 芯片芯片设计后端

0 1
棋子 · 2019年10月17日

请问PR后的网表做stuckat仿真时出现mismatch该如何debug

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

Cross-Module reference resolution error

SoC 芯片芯片设计后端

0 1
棋子 · 2019年10月17日

编译阶段，VCS不需要给相应stdcell、mem的库吗

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

ICL 的定义，只定义 instrumnet 不定义 SIB， tap 等是否可以？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

对于 stuck_at 和 transition pattern ,

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

lab9 run 完并没有 C1 violation ，好像 lab 和说明里的不相符合啊

SoC 芯片芯片设计后端

0
棋子 · 2019年10月17日

netlist验证和后仿验证有什么区别？和前仿真区别呢？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

模块、子系统、和系统三者验证区别是什么？是否都可以跑c来验证？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

为什么fpga开发板可以跑c代码？fpga原型验证综合arm处理器吗？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

svt是表示什么意思

SoC 芯片芯片设计后端

0 1

解决

本月贡献榜

关注极术微信号
实时接收点赞提醒和评论通知

关注安谋科技学堂
实时获取安谋科技及 Arm 教学资源

关注安谋科技招聘
实时获取安谋科技中国职位信息

芯片设计后端

标签问答

哪些寄存器是不需要上chain呢？为什么不需要上chain？

同一时钟域的上升沿和下降沿触发器可以串在同一条链上：下降沿寄存器在前，上升沿在后

DFT : 后端做完 scan reorder 后， 是不是一定要重新产生pattern 才能仿真pass ？

block wrapper 起什么作用？

capture-DR这个状态，capture什么数据

DFT 产生的RTL test logic 的综合问题

对于inout类型的io，bsd cell应该是什么样的？

可选指令集的功能是否可以由必选指令集实现？

boundary scan用到和没用到的PAD在处理pull up/down时有区别吗？分别应该如何处理？

scan 时 memory 或者 macro 的output 怎么处理？

请问PR后的网表做stuckat仿真时出现mismatch该如何debug

Cross-Module reference resolution error

编译阶段，VCS不需要给相应stdcell、mem的库吗

ICL 的 定义 ， 只 定义 instrumnet 不定义 SIB， tap 等 是否可以 ？

对于 stuck_at 和 transition pattern ,

lab9 run 完 并没有 C1 violation ， 好像 lab 和 说明里的 不相符合啊

netlist验证和后仿验证有什么区别？和前仿真区别呢？

模块、子系统、和系统三者验证区别是什么？是否都可以跑c来验证？

为什么fpga开发板可以跑c代码？fpga原型验证综合arm处理器吗？

svt是表示什么意思

本月贡献榜

DFT : 后端做完 scan reorder 后，是不是一定要重新产生pattern 才能仿真pass ？

ICL 的定义，只定义 instrumnet 不定义 SIB， tap 等是否可以？

lab9 run 完并没有 C1 violation ，好像 lab 和说明里的不相符合啊