极术社区
注册
首页
AI开放平台
Top 专栏
读书
专题
问答
公开课
活动
注册 · 登录
▲
棋子
16110 声望
他还没有填写个人简介
关注他
关注了
1
粉丝数
4705
IP 属地上海市
他的主页
他的提问
他的回答
他的文章
他的关注
他的粉丝
他的收藏
声望记录
他的提问
0
place前为何要设哪些层需要extract?
已解决
0
没有正确识别clock gating cell的问题
已解决
0
为何从dff出来接到clk sel的不能设case value?
已解决
0
skew的约束跨gen clock吗?
已解决
0
在本实验使用的工艺上,min area是soft的约束吗?
已解决
0
为什么在route的时候设worst scenario?
已解决
0
请问warning中fram lib_cell的pg_type属性如何查看
0
能否请老师整体介绍下SV 仿真环境搭建的注意事项和仿真工具中参数如何设置
0
请问要实现手动输入一个数给变量赋值需要什么样的语句
已解决
0
不同initial块相互是同步的吗
已解决
0
为什么关联数组不能用for遍历,只能用foreach
已解决
0
请问fork join做超时检测要怎么写
已解决
0
请问老师,如何理解环状链表
已解决
0
为什么固定数组的初始化未在{}前添加'符号时编译不报错?
已解决
0
nom_process代表什么
已解决
0
STA不是应该做完Route 以后 分析才有意义吗。 wire delay 再route 的时候不是实际电路的延迟吗
已解决
0
source ./flow/design.sdc
已解决
0
lab里面提到的clock port在design中不存在
已解决
0
virtual clock 作用
已解决
0
为什么一般先修setup后修hold
已解决
上一页
1
…
17
18
19
20
21
…
下一页
认证与成就
获得 1464 次点赞
2019年08月07日 加入
举报他
关注极术微信号
实时接收点赞提醒和评论通知
关注安谋科技学堂
实时获取安谋科技及 Arm 教学资源
关注安谋科技招聘
实时获取安谋科技中国职位信息
用户指南
·
用户协议
·
隐私政策
关于我们
·
联系合作
粤ICP备18004469号
粤公网安备 44030502008014号
版权所有 © 2025 极术社区
由
SegmentFault
提供技术支持
友情链接
安谋科技
安创空间
开源中国
InfoQ
边缘计算社区
21IC 电子网
HarmonyOS 技术社区
电子芯吧客
CSDN
全志在线
芒果派
深度强化学习实验室
智东西