极术社区
注册
首页
AI开放平台
Top 专栏
读书
专题
问答
公开课
活动
注册 · 登录
▲
棋子
16110 声望
他还没有填写个人简介
关注他
关注了
1
粉丝数
4705
IP 属地上海市
他的主页
他的提问
他的回答
他的文章
他的关注
他的粉丝
他的收藏
声望记录
他的提问
0
需要整个flow的要点
已解决
0
同步时钟为啥一定要同源
已解决
0
如果C1前面又接了个寄存器C0,那c1是Launch时钟还是Capture时钟啊,这个时钟域还是C2吗
已解决
0
亚稳态二级处理的原理
已解决
0
增加寄存器避免亚稳态,但这能保证输出逻辑是正确的么?
已解决
0
请再具体描述一下axi的拓扑
已解决
0
AXI中为什么不去掉RID
已解决
0
总线从power domain A到power domain B都需要注意什么?
已解决
0
总结理解一下:interleave需要master和slave都需要BUF,reorder只有master需要BUF?
已解决
0
W channel 需要加入buffer吗?
已解决
0
AXI3一个transaction中多个transfer有AWID相同,WID不同的使用场景么?
已解决
0
四个相同的AHB2SRAM的slave可否用一个multiplexor挂在AHB-lite bus matrix上?
已解决
0
输入数据寄存的工作时钟
已解决
0
没有数据传输要求得Busy 状态与IDLE状态有什么区别?
已解决
0
exclusive 访问数据空间
已解决
0
ahb incr不能跨越1kB地址边界
0
HRDATA受不受ready的影响?
已解决
0
WRAP传输时的起始地址1
已解决
0
WRAP传输时的起始地址2
已解决
0
为什么在cmsdk_apb4_eg_slave中实例化cmsdk_clock_gate模块提示我对该模块没有定义?
已解决
上一页
1
…
21
22
23
24
25
下一页
认证与成就
获得 1464 次点赞
2019年08月07日 加入
举报他
关注极术微信号
实时接收点赞提醒和评论通知
关注安谋科技学堂
实时获取安谋科技及 Arm 教学资源
关注安谋科技招聘
实时获取安谋科技中国职位信息
用户指南
·
用户协议
·
隐私政策
关于我们
·
联系合作
粤ICP备18004469号
粤公网安备 44030502008014号
版权所有 © 2025 极术社区
由
SegmentFault
提供技术支持
友情链接
安谋科技
安创空间
开源中国
InfoQ
边缘计算社区
21IC 电子网
HarmonyOS 技术社区
电子芯吧客
CSDN
全志在线
芒果派
深度强化学习实验室
智东西