时钟是每个 FPGA 设计的核心。如果我们正确地设计时钟架构、没有 CDC 问题并正确进行约束设计，就可以减少与工具斗争的时间。
但对于某些应用，我们希望能够更改某些IP中的时钟频率。其中一个例子是在图像处理管道中，输出分辨率可以动态变化，从而需要改变像素时钟。
众所周知，我们可以在 Zynq SoC 和 Zynq MPSoC 中使用结构时钟并在运行时更改结构时钟的频率。但是，如果我们在 Zynq 或 ZYNQ MPSoC 中使用 FPGA 或 PL，我们仍然可以使用动态配置的时钟向导在运行时更改频率。
动态配置时钟允许我们使用 AXI 接口在运行时更改时钟频率。
为了创建一个简单的示例，我们将实例化PS并将动态配置时钟IP连接到主 AXI 接口。我们将输出时钟连接到 IO 引脚，以便我们可以对其进行观察并查看频率的变化。
上面的时钟是我们打算使用的最大频率，这样可以确保时序约束和时序性能正确。下图是我们这次demo的最终设计。
接下来我们将在 Vitis 中开发软件，并且将在设计中的 IP 下看到相关驱动及文档。
开发这个IP的驱动和其他 AXI Lite 接口一样，需要对IP寄存器空间进行写入和读取。
要更改时钟频率输出，我们有两种选择。如果只生成一个时钟，我们可以使用名为 SetRate 的函数。该函数将通过AXI Lite总线传递到IP中，IP会给出我们所需的频率输出，并计算必要的分频器、乘法器和相位参数实现所需的输出频率。
然而，如果我们有多个时钟，那么我们需要分别计算这些寄存器的值并单独更新时钟寄存器（每个时钟有两个寄存器）。
这里有个注意点就是在进行时钟更改前最好等待IP锁定到之前的频率后再进行新操作。
更改频率的代码还是比较简单的，如下：
当然，我们也可以使用类似的方法，通过将时钟频率降低来实现不同功耗模式下 FPGA 的功耗，从而实现降低功耗的功能。
参考文献
https://blog.csdn.net/qq_31799983/article/details/109407898
https://www.adiuvoengineering.com/post/microzed-chronicles-dynamic-clocking
原文：OpenFPGA
作者：碎碎思
相关文章推荐
- 2D 中值滤波算法实现
- 开源的Bluespec SystemVerilog (BSV)语言表现如何？
- 优秀的 Verilog/FPGA开源项目介绍（三十七）- MATH库
- FPGA 的数字信号处理：重写 FIR 逻辑以满足时序要求
- FPGA 的数字信号处理：Verilog 实现简单的 FIR 滤波器
更多FPGA干货请关注FPGA的逻辑技术专栏。欢迎添加极术小姐姐微信（id:aijishu20)加入技术交流群，请备注研究方向。
