芯片设计后端下最新的问题 - 极术社区 - 连接开发者与智能计算生态

芯片设计后端

芯片设计后端

关注标签

关注数

39

内容数

327

提问题写文章

标签主页标签问答标签文章

相关标签

标签问答

最新的 · 高票的 · 未回答的

棋子 · 2019年10月24日

在本实验使用的工艺上，min area是soft的约束吗？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

为什么在route的时候设worst scenario？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

请问warning中fram lib_cell的pg_type属性如何查看

SoC 芯片芯片设计后端

0
棋子 · 2019年10月18日

能否请老师整体介绍下SV 仿真环境搭建的注意事项和仿真工具中参数如何设置

SoC 芯片芯片设计后端

0
棋子 · 2019年10月18日

请问要实现手动输入一个数给变量赋值需要什么样的语句

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月18日

不同initial块相互是同步的吗

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月18日

为什么关联数组不能用for遍历，只能用foreach

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月18日

请问fork join做超时检测要怎么写

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月18日

请问老师，如何理解环状链表

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月18日

为什么固定数组的初始化未在{}前添加'符号时编译不报错？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月18日

nom_process代表什么

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月18日

STA不是应该做完Route 以后分析才有意义吗。 wire delay 再route 的时候不是实际电路的延迟吗

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月18日

source ./flow/design.sdc

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月18日

lab里面提到的clock port在design中不存在

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月18日

virtual clock 作用

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月18日

为什么一般先修setup后修hold

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月18日

异步时钟之间需要check,通过约束可以彻底消除亚稳态吗？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

跨时钟域scan chain 在 occ 滤出的两个function clock pulse下会不会有亚稳态问题？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

hierarchical atpg scan

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月17日

DFT: OCC 插入

SoC 芯片芯片设计后端

1 1

解决

上一页
1
…
4
5
6
7
8
…
下一页

本月贡献榜

极术微信服务号

关注极术微信号
实时接收点赞提醒和评论通知

安谋科技学堂公众号

关注安谋科技学堂
实时获取安谋科技及 Arm 教学资源

安谋科技招聘公众号

关注安谋科技招聘
实时获取安谋科技中国职位信息