在上周举行的第 70 届年度 ISSCC 活动上发表的两篇论文中，瑞萨科技（Reneas ）工程师详细介绍了用于无线充电和下一代汽车网关的 IC 设计。
上周，IEEE 召开了 2023 年国际固态电路会议(ISSCC)，这是ISSCC 70 周年的里程碑。本次活动汇集了许多优秀的重点介绍固态电路和片上系统 (SoC) 进步的PPT演示及技术论文。
在 ISSCC 上发表的有趣论文中，有两篇来自瑞萨电子，一篇关于用于无线充电的单芯片无线电力发射器，另一篇关于汽车通信网关 SoC的技术。
在本文中，我们将研究这些 ISSCC 论文中描述的关键创新，并将它们置于当今系统设计的背景中。
单芯片无线电力发射器
论文标题为“使用 RMS 线圈电流感应和自适应 ZVS 实现 4dB EMI 和高达 1.7% 的效率改进的单芯片 Qi 兼容 40W无线功率传输控制器”（ “Single-Chip Qi-Compliant 40W Wireless-Power-Transmission Controller using RMS Coil Current Sensing and Adaptive ZVS for 4dB EMI and up to 1.7% Efficiency Improvements” ）的ISSCC 论文中，瑞萨工程师描述了一种单芯片无线功率发射器。
该设备测量交流和直流发射机功率，以提高准确性和安全性。在演示中，该团队深入研究了具有自适应零电压开关 (ZVS) 的发射器技术的细节，该技术具有更低的电磁干扰 (EMI) 和更高的功率传输效率。瑞萨电子表示，这些功能允许使用 Qi 功率接收器 (PRx) 进行高达 15 W 的无线电力传输，使用专有 PRx 实施时进行高达 40 W 的无线电力传输。
凭借这项技术，瑞萨声称其在业内率先开发出可直接测量直流和交流电力传输组件的单芯片发射器技术。该公司表示，通过这种方式，可以更准确地测量发射功率，从而提供一种准确检测 PTx 和 PRx 功率电平之间不匹配的方法。
高功率能力和自适应 ZVS
如下表所示，将 Reneas 设计与最先进的商业产品进行了比较。除了 STMicroelectronics 的 15 W 设备外，其他芯片限制为 5 W，而 Renesas 提供 40 W。如果没有自适应 ZVS，其他解释无法测量交流功率损耗。
重要的是，瑞萨芯片还可以使用五个半桥逆变器处理多达四个线圈。此外，该器件集成了 PRx位置感测以提高空间布局自由度和电压/电流/相位 ASK（幅移键控）解调。
如上图中高达 40 W 的封装热扫描所示，Renesas 器件在41°C 以下保持效率。该芯片采用 0.18 μm BCD 工艺制造，芯片尺寸为 15.6 mm2 {SSCRIPT}。在无线充电联盟(WPC) 标准方面，该公司表示它符合 WPC-1.2.4 规范，并且在与外部安全 IC 配对时也完全符合 WPC 1.3+。
瑞萨电子表示，ISSCC 论文中讨论的技术改进已应用于瑞萨电子的部分无线电力发射器 IC，这些 IC 现已上市。
转向面向通信的汽车网关
瑞萨今年的另一篇ISSCC 论文题为“实现10Gbps/W 网络路由、40ms CAN 总线启动和 1.4mW 待机功率的 33kDMIPS 6.4W 车辆通信网关处理器”（ “A 33kDMIPS 6.4W Vehicle Communication Gateway Processor Achieving 10Gbps/W Network Routing, 40ms CAN Bus Start-Up and 1.4mW Standby Power''），描述了汽车 E/E（电气/电子）架构正在从中央网关 (CeGW) 架构方法转变为通信网关 (CoGW) 架构。本文最后提出了GoGW芯片实现方案。
如论文中所述，CoGW 需要联网汽车的云服务。这与 CeGW 系统中本地汽车 ECU之间的通信一起发生。这些新的 CoGW 需要数G bit的以太网通信和 30k DMIPS 应用程序处理能力。
性能问题也变得棘手，因为汽车控制需要控制局域网 (CAN) 启动时间小于 50 毫秒，同时还以低于 2mW 的待机功率运行以节省电池电量。同时，此类连接系统必须应对网络攻击，例如云服务欺骗。
单芯片 CoGW 处理器实现
考虑到所有这些，CoGW 处理器必须满足所有这些要求，同时避免任何安全风险, 概论解释说。由于软件更新等汽车服务是通过无线方式 (OTA) 进行的，因此这些挑战尤为关键。
该论文解释说，为了满足所有这些需求，两个不同的子系统——传统CeGW 的子系统（控制域）和高性能应用的子系统（应用域）——被集成到一个芯片上。这具有三个主要好处：
- 通过片上精确控制，了解操作模式，优化功率。
- 通过片上封闭通信将安全风险降至最低。
- 通过片上紧密互联，减少不同域(协议)之间的多芯片通信开销。
文章来源：EETOP
推荐阅读
- 智能EDA浪潮即将来袭，ChatGPT如何助力设计芯片
- 用人工智能设计芯片及对IC设计就业市场的影响
- 行业前瞻，神奇的忆阻器
- 芯片验证调研报告：首次流片成功率越来越低、Verilog 使用逐渐减少、UVM地位无法动摇
- PCIe 6.0：在有损HVM通道中使用PAM4实现64GT/s的挑战
更多IC设计技术干货请关注IC设计技术专栏。
迎添加极术小姐姐微信（id:aijishu20)加入技术交流群，请备注研究方向。
