Register Transfer Level (RTL) Signoff是一系列定义明确的要求，在IC设计和验证的RTL阶段的时候，进入下一阶段之前必须满足这些要求。下一阶段通常是综合，然后是place & route。RTL Signoff确保在流程中尽早在RTL上执行正确verify、check和fix，而不是等到后期阶段发现它们，从而导致代价高昂的返工。
RTL Signoff鼓励及时迭代，而不是由流程后面发现的问题引起的更昂贵的迭代
RTL Signoff的要求包括：
- Lint clean for simulation and synthesis
- Code and functional coverage goals met, including assertions
- Clock and reset domains verified, through static and dynamic verification
- Timing constraints (SDC) verified, including false and multi-cycle paths
- Detection and removal of X-propagation sources
- Stuck-at and at-speed coverage goals met
- Power goals met, including power estimation and reduction
- Power and voltage domain verification
- Power intent (UPF) verification
- Area, timing, and congestion analysis to ensure physical clean RTL
由于在单个芯片上集成了多种功能，设计复杂性显著增加。越来越依赖来自第三方IP供应商和同一公司内其他设计团队的外部IP，这阻碍了质量保证过程。
确保所有SoC功能无缝协作，芯片可以可靠地制造，具有成本效益，有足够的电池寿命，并及时响应每个命令是一项重要任务。市场窗口越来越短，大多数产品的产品周期越来越短，使问题进一步恶化。管理这种风险的需要正在推动对IP再利用的依赖性增加。使用经过验证的IP可以降低设计风险，但仍然在集成仍然留下风险。IP重用方法并不是完全地即插即用，IP在使用时会受到误用、滥用。
RTL Signoff解决了SoC设计的挑战
RTL Signoff降低风险：
- 与后端和版图工程师相比，RTL提供了足够的细节来及时检测和修复重大问题。
- RTL工具比综合和PR工具运行速度更快，成本更低，这使得最熟悉设计的设计工程师可以在RTL中发现和fix问题，而不是在综合或PR后发现。
- 更高质量的RTL降低了从综合或PR到RTL的昂贵迭代风险——重新启动综合或设计PR在工程时间和工具运行时间方面相当昂贵。
RTL signoff可以有效地应用于内部和第三方IP：
- 由于大多数IP都是以RTL为来源的，signoff检查可以作为IP供应商交接要求的一部分，也可以作为SoC集成团队的验收检查。
- 在处理可配置的IP时，不能保证在SoC中使用IP的配置已经过供应商的彻底验证。
SoC级RTL Signoff（SoC Signoff）：
- 在SoC级别，集成商必须验证IP中的假设约束，并在两者不同步时进行必要的调整。
- 一旦验证，SoC级signoff可以专注于IP集成和这个更高级别的问题。
SoC Signoff提供了额外的效率：
- 只要IP验证模型可以准确抽象，就没有必要在SoC集成阶段验证IP的内部。
- 抽象可以推动分析时间的大幅改善，同时减少计算硬件需求。
- 最终，这导致了一个大大简化的流程。
FPGA设计还定义了RTL Signoff的轻微变化。
历史视角
RTL Signoff的含义一直在变化。此时，RTL Signoff意味着RTL代码或综合的网表可以移交下一步，而无需RTL设计工程师进一步参与。
后续IP设计服务公司推动物理实现，并确保设计实现其在性能、功耗、面积、可测试性等方面的目标。然而，由于尺寸、复杂性和严格的要求，现代SoC设计很难再提供这种奢侈。RTL设计工程师必须一直发挥积极作用，通过推动完整的RTL Signoff流程来确保设计实现满足PPA要求。
END
来源：数字芯片实验室
推荐阅读
更多数字IC设计技术干货等请关注数字芯片实验室专栏。添加极术小姐姐（微信：aijishu20)微信可申请加入IC设计交流群。
