画时序/波形图的小工具，可以在线或者离线使用，支持 WIN 或 Liunx 系统，唯一不足的是，需要通过代码控制波形（个人观点）。
本文将逐步介绍如何使用 Vitis Model Composer 生成 FPGA IP 核，从建模到部署。
频繁杂乱的鸣笛声，不但给周边居民的生活质量造成很大影响，而且增加了驾驶员的疲劳，影响行驶安全，并使乘客和行人在出行时倍感烦躁不...
今天给大侠带来的是一周掌握 FPGA Verilog HDL 语法，今天开启第六天。 上一篇提到了编译预处理（宏定义 define、“文件包含”处理include...
下午有个朋友问我，现在 AI 发展这么快，怎么没听过 FPGA 有什么动静，难道 FPGA 就真的搭不上 AI 这趟列车了吗？
今天给大侠带来的是一周掌握 FPGA Verilog HDL 语法，今天开启第五天。上一篇提到了 case 语句、循环语句（forever、repeat、while、for...
由于需要全国产网卡方案，挑选了如下图所示的板卡，其中使用的是复旦微 JFM7VX690T36 芯片。本文旨在介绍如何使用此板卡实现 10G 网卡。...
一周掌握 FPGA Verilog HDL 语法 day 3 被平台综合了，如果想要看详细介绍的话，可以到公众号内部"行侠仗义"栏目下获取。
上一篇提到了变量可分为 wire 型、reg 型、memory 型，各种运算符，此篇我们继续来看赋值语句和块语句以及后续其他内容，结合实例理解理...
今年开年 AI+机器人引爆科技圈，都说 FPGA 是“万能芯”，在 AI 方向上已经挣扎了几年，仍旧不能“破圈”，那么在机器人方向呢？
一周掌握 FPGA Verilog HDL语法 day 1今天给大侠带来的是一周掌握 FPGA Verilog HDL 语法，今天开启第二天。上一篇提到了整数型以及参数...
今天给大侠带来的是一周掌握 FPGA Verilog HDL 语法，今天开启第一天，下面咱们废话就不多说了，一起来看看吧。
（一）掌握有限冲击响应 FIR（Finite Impulse Response， FIR）的基本结构，研究现有的实现方法，对各种方案和步骤进行比较和论证分析，...
大侠好，欢迎来到 FPGA 技术江湖，江湖偌大，相见即是缘分。大侠可以关注 FPGA 技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣...
本文分享几个王轩（wangxuan95.github.io）大佬的几个 FPGA 开源项目，对于 FPGA 深入学习、项目应用、算法应用等都有参考价值。以下是...
本文使用 DDS 生成三个信号，并在 Vivado 中实现低通滤波器。低通滤波器将滤除相关信号。介绍用 DDS 生成三个信号，并在 Vivado 中实现...
近些年随着人工智能技术的发展，深度神经网络算法逐步在星载、机载等遥感数据处理中得到广泛应用，在灾害预警及应急、海洋应用、环境监...
新冠病毒的肆虐让整个 2020 年笼罩在恐慌之中，戴口罩成了人们外出必备 的“新日常”。新冠病毒主要通过飞沫传播和接触传播，正确选择佩戴...
随着人工智能技术的飞速发展，以 DeepSeek 为代表的大语言模型（LLM）正在逐步渗透到传统硬件开发领域。在 FPGA（现场可编程门阵列）和 ...
大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资...
