Verilog

Verilog

Verilog 是一种用于描述、设计电子系统(特别是数字电路)的硬件描述语言,主要用於在集成电路设计,特别是超大规模集成电路的计算机辅助设计

关注数
0
内容数
4
qrcode
关注微信服务号
实时接收新的回答提醒和评论通知