之后你可以调用compile(rtl)函数对硬件编译并为仿真器做准备。这个函数会返回SimCompiled实例。在这个SimCompiled实例中你可以用以下函...
这一章会介绍SpinalHDL如何把名字从scala代码传递到产生的硬件中。知道这些能帮助你更好地了解如何保留名字, 以尽可能增加生成的网表的...
SpinalHDL编译器会做很多设计检查，来确保生成的VHDL/Verilog是可仿真的可综合的。基本上，SpinalHDL不会生成破损的VHDL/Verilog设计。...
SpinalHDL中Bundle与SystemVerilog中的packed struct很像，在某些场景下，与普通数据类型之间的连接赋值可以通过asBits，assignFromBit...
从校园毕业从事逻辑设计也有三年时光了，对于逻辑设计，最大的感受就是在设计中DFX的重要性。无论你自己的设计多么牛逼，仿真多么到位，...
关于复合类型的初始化，在之前的文章《21世纪，别傻乎乎的再一次次手动赋初值了》中曾提到关于复合类型的初始化问题。在之前提到的文章...
在仿真架构里，除了要向DUT注入激励外，还要监控DUT的输出。针对DUT的输出监控，cocotb里的主要组件是BusMonitor。整个BusMonitor的实...
在cocotb_bus里，其基本组件包含Bus，Driver，Monitor，Scoreboard三部分。今天了解下Driver部分。
SpinalEnum其实一直很少直接使用，前段时间做Avalon总线的仿真偶尔用到，初上手仿真还略微耽误了我几分钟，今天就SpinalEnum的仿真简单...
在SpinalHDL 1.7.0版本里，在仿真方面开始支持了VCS，这解决了在FPGA设计里采用Verilator时无法仿真厂商IP的问题。故此，前段时间尝试...
在很早之前，曾写过如何在SpinalHDL中例化之前用Verilog/SystemVerilog所写的代码，可参照文章《SpinalHDL——集成你的RTL代码》一文。在...
本次分享将从形式化验证的目的和思维方式入手，通过案例介绍使用SpinalHDL进行形式化验证的流程和方法，降低数字设计工程师利用SpinalHD...
UVM里面有前门访问，后门访问的概念。前门访问无非通过总线来实现寄存器/Mem的访问。而当在一些仿真中为了减少通过总线进行配置下发所需...
在做RTL仿真验证时，覆盖率收集往往是我们在验证中需要注意的地方，本篇就SpinalHDL中的验证覆盖率收集做一个简单说明。
该小系列就SpinalHDL中关于StreamArbiter部分从基础原理到最终的实现细节进行总结。本篇先从roundRobin讲起。
在之前《打个拍，握个手可以么》一文中就Stream中的信号打拍常用的方法有过说明，而在Stream所提供的诸多方法中，对于信号的打拍处理，...
对于搞验证的同学来讲，UVM里面中关于寄存器的概念自然是耳熟能详，对于搞设计的小伙伴来讲，也许我们对于使用的场景和UVM寄存器模型对...
✎ 编 者 按 在仿真里，信号的驱动究竟是在时钟沿之前还是在时钟沿之后？》关于仿真中信号驱动那点事儿 记得在SystemVerilog中，...
本次分享的主要内容是AMD-Xilinx自适应计算挑战赛上获得Big Data Analytics赛道一等奖的作品——TRIDENT: Poseidon哈希算法的硬件实现和加...
在SpinalHDL中，Stream的抽象可谓诸多设计的核心，今天，一同来看下不带数据的Stream——Event。
