Git环境配置[TOC]一、生成SSH密钥对仓库地址1. 下载并安装git下载git: Git-Downloads(git-scm.com)安装：具体安装过程不再赘述，有需要可以参考Git详细安装教程(详解 Git 安装过程的每一个步骤)2. 运行git bash3. 配置姓名和邮箱地址 {代码...} 配置完成之后，win系统下会在C:/Users/Administrator/路径下生成".gitconfi...
使用Vivado进行开发的工程师都知道它的Debug工具vio和ila，在使用ila上板调试的时候，为方便抓取某种条件下的波形，经常使用条件触发，设置的时候还可以设置多个条件，可以说是比较方便了，那么为什么我们还需要TSM呢？
在逻辑设计中，基于Stream握手这种形式的总线行为是很常见的，在自定义总线时Stream这类总线代码写起来千篇一律，完全可以利用IDEA的live template来自动生成。
下面我们就介绍几个开源网站，网站上会经常有一些开源项目，涉及各种各样的项目：SDR、图像处理、古老CPU复现。。。
sim.bat：windows批处理文件，用于启动modelsim，然后运行sim.do文件； {代码...} 注意：modelsim在安装的时候需要加入到环境变量。
这一章会介绍SpinalHDL如何把名字从scala代码传递到产生的硬件中。知道这些能帮助你更好地了解如何保留名字, 以尽可能增加生成的网表的可读性。
SpinalHDL 是 Scala 语言的一个库，SpinaHDL 环境搭建所需的软件开发 Scala 需要使用 IDEA 软件；JDK17采用开源软件TencentKona-17.0.3.b1，Scala2.12.16，SBT1.6.2；仿真工具使用 verilator+gtkwave, 在 windows 系统需要使用 msys64 软件进行安装。
Generate for的用法：对于FPGA工程师来讲verilog语法可以说是不能再熟悉了，在verilog中generate for可以用来生成重复性的逻辑，比如下面这段代码定义了一个寄存器组ddr3_mem来模拟DDR3，按照地址将数据写入ddr3_mem；
SpinalHDL是一种基于scala的硬件描述语言，能够提供更高级别的参数化和抽象能力。它解决了Verilog的痛点，并且和传统的IC-flow和谐共存。相比同样基于Scala的Chisel语言，SpinalHDL生成的代码更规整，且可读性更强。相比于HLS，SpinalHDL的硬件描述特性更突出。本次分享将概述SpinalHDL的特点，并通过几个案例来展示它的...
漕河泾有不少半导体公司，上期盘点闵行半导体公司的时候说到，因为漕河泾区块在行政区划上横跨闵行、徐汇两区（主要属徐汇），再加之漕河泾的公司足够多，所以本期专门来盘点漕河泾的半导体公司们。
含极术社区WebinarPPT下载及回放，线下活动技术干货PPT，欢迎关注
华为鸿蒙相关技术，活动及资讯，欢迎关注及加入创作
一个完整的vivado工程往往需要占用较多的磁盘资源，少说几百M，多的甚至可能达到上G，为节省硬盘资源，可以使用Tcl命令对vivado工程进行备份，然后删除不必要的工程文件，需要时再恢复即可。
本文给出了IC前端工程师的技能树以及相关书籍推荐。值得注意的是，能够插入购买链接的资料我都是直接插入链接了，有些公众号商品入口中找不到链接的资料，我就直接给出获取电子版的方式哈。
ISO11898 定义了通信速率为 125 kbps～1 Mbps 的高速 CAN 通信标准，属于闭环总线，传输速率可达1Mbps，总线长度 ≤ 40米。
本专栏致力于将数字芯片后端设计的技术，经验和技巧介绍给想入门或提高的你。一方面从基础知识方面的讲解使初学者少走弯路，另一方面用实际工作中的经验技巧方便从业者提高和交流。
主要交流IC以及SoC设计流程相关的技术和知识
HDMI 论坛的成立是为了促进更广泛的行业参与下一代 HDMI 规范的开发，并支持可互操作的 HDMI 产品生态系统。HDMI 规范在单个数字接口中结合了未压缩的高清视频、多通道音频和数据，以通过单根电缆提供水晶般清晰的数字质量。该组织汇集了世界领先的消费电子产品、个人电脑、移动设备、电缆和组件制造商。作为一家非营利...
