极术社区
注册
首页
Top 专栏
读书
专题
问答
公开课
活动
注册 · 登录
▲
Dinglei_hello
1295 声望
他还没有填写个人简介
关注他
关注了
3
粉丝数
22
他的主页
他的提问
他的回答
他的文章
他的关注
他的粉丝
他的收藏
声望记录
他的专栏
IC设计
1346 篇内容 · 22096 关注
他的文章
2
从寄存器结构上理解setup和hold time
2
3个SystemVerilog新特性!
3
提高验证效率,做一个不加班不丢球的高质量人类验证工程师
2
跨时钟域数据传输上的验证考量
1
同步和异步跨时钟域示例分析
3
数字芯片综合面试问题
1
中断的本质是外部给CPU的一个数字信号?
1
大佬口中的“颠覆式”芯片技术,我差点就信了!
1
Verilog 面试问题
3
SVA断言面试题的4种写法:要求信号en_1为高电平的时候,断言这期间数据都保持不变。
1
验证工程师面试题:找出这个verilog中的bug(corner case)
2
第一性原理和芯片验证
1
SystemVerilog中package import和`include方式的差异
3
什么叫corner case
2
概述UVM中analysis port
2
SystemVerilog Package的一些编码规范
4
有感于工程师思维
5
你们设计人员代码里assertion加的多吗?
2
你有能力从零开始搭建一个项目的验证平台吗
1
如何使用factory机制中的override
上一页
1
2
3
4
5
下一页
回收站有 篇文章
认证与成就
获得 52 次点赞
2019年10月10日 加入
举报他
关注极术微信号
实时接收点赞提醒和评论通知
关注安谋科技学堂
实时获取安谋科技及 Arm 教学资源
关注安谋科技招聘
实时获取安谋科技中国职位信息
用户指南
·
用户协议
·
隐私政策
关于我们
·
联系合作
粤ICP备18004469号
粤公网安备 44030502008014号
版权所有 © 2025 极术社区
由
SegmentFault
提供技术支持
友情链接
安谋科技
安创空间
开源中国
InfoQ
边缘计算社区
21IC 电子网
HarmonyOS 技术社区
电子芯吧客
CSDN
全志在线
芒果派
深度强化学习实验室
智东西