极术社区
注册
首页
Top 专栏
读书
专题
问答
公开课
活动
注册 · 登录
▲
Dinglei_hello
1295 声望
他还没有填写个人简介
关注他
关注了
3
粉丝数
22
他的主页
他的提问
他的回答
他的文章
他的关注
他的粉丝
他的收藏
声望记录
他的专栏
IC设计
1346 篇内容 · 22096 关注
他的文章
5
概述UVM验证环境中的Agent
7
概述UVM中的phase机制
5
概述UVM中的build、configure和connect
4
层次化UVM验证环境中配置
1
UVM Report机制概述
2
概述UVM验证环境中的Component
2
UVM 的通信方式概述
1
EDA验证中覆盖率简介
5
uvm中一些组件的概述
1
UVM中的6个关键机制
1
UVM的三个特点
1
面向对象的SystemVerilog
1
聊聊uvm_imp_decl的底层实现原理
4
UVM 的精髓在于给验证人员提供了快速搭建 testbench 的途径
1
Systemverilog中的DPI 接口
2
为什么说Systemverilog是类C语言
3
UVM中类的例化用new和create有什么不同?
3
UVM_Agent中一般包含哪些内容
2
基于SystemVerilog和基于verilog的验证平台有什么不同
5
芯片验证波形文件详解
上一页
1
2
3
4
5
下一页
回收站有 篇文章
认证与成就
获得 52 次点赞
2019年10月10日 加入
举报他
关注极术微信号
实时接收点赞提醒和评论通知
关注安谋科技学堂
实时获取安谋科技及 Arm 教学资源
关注安谋科技招聘
实时获取安谋科技中国职位信息
用户指南
·
用户协议
·
隐私政策
关于我们
·
联系合作
粤ICP备18004469号
粤公网安备 44030502008014号
版权所有 © 2025 极术社区
由
SegmentFault
提供技术支持
友情链接
安谋科技
安创空间
开源中国
InfoQ
边缘计算社区
21IC 电子网
HarmonyOS 技术社区
电子芯吧客
CSDN
全志在线
芒果派
深度强化学习实验室
智东西