JESD79-4 第4章 SDRAM命令描述与操作（4.28-4.29）

4.28 断电模式

4.28.1 断电模式的进入与退出

在DRAM执行DES命令时，若CKE为低电平，那么此时DRAM就会同步的进入断电（PD）模式。在MRS命令，PR操作，ZQCAL操作, DLL锁定中或读写操作过程中，CKE不允许降为低电平。在以上操作没有完成时，DRAM不会进入PD模式。下面几张图中详细描述了进入与退出PD模式的时序。

为了能够执行快速退出断电模式，需要在进入断电模式时保证DLL是锁定的。如果在进入断电模式时，DLL没有成功锁定，那么在退出断电模式之后需要复位DLL，以完成读操作与同步ODT操作。只要DRAM控制器符合DRAM规范，DRAM设计就可以提供所有AC和DC定时和电压规范包括适用于任何CKE密集型操作的DLL操作。

如果在断电模式中，如果在任何正在进行的命令完成后，所有的Bank都已经是关闭的状态，那么在断电模式中设备状态就是预充电状态；如果在任何正在进行的命令完成后，仍然有打开的Bank，那么在断电模式中设备状态就是激活状态。

在断电模式中，所有的输入、输出缓冲都是关闭状态的，除了CK_t, CK_c, CKE与RESET_n。在断电模式中ODT信号的输入缓冲是否禁止需要参考MR5.A5。如果此位为0，那么ODT输入缓冲仍然是有效的，且ODT信号的输入电平必须处于一个有效的值。如果此位为1，那么ODT输入缓冲就是关闭状态，此信号可为浮空状态，且DRAM此时不会将引脚的终结电阻配置为RTT_Nom。值得注意的是，根据MR5.[A8:A6]的值，DRAM仍然会将终结电阻配置成RTT_PARK。为了防止DRAM的CKE内部延迟阻塞输入信号，在CKE关闭时与CKE关闭多个周期之后，DRAM需要执行多个DES命令，此时间定义为tCPDED。在tCPDED时间后，CKE低电平将导致命令与地址的接收器无法工作。

在Precharge PD与Activate PD中，DLL的状态都是使能的。在断电模式下，CKE必须保持低电平，Reset_n必须保持高电平，时钟信号必须保持稳定以及ODT信号需要保持为有效电平，而其他的所有输入引脚的值都是不关心的。若在PD模式下，Reset_n信号变为低电平，那么DRAM将从断电模式跳出，转而进入复位模式。CKE信号在tCKE时间内必须保持低电平。PD模式的最小时间为9 * tREFI。

DRAM的断电模式在DES命令时，与CKE边高同时推出。CKE必须在tCKE时间内保持高电平。如果在DRAM模式寄存器中启用了Rtt_Nom，当DRAM退出断电模式时，DRAM ODT输入信号必须处于有效电平，此时与MR5.A5内的值没有任何关系。如果RTT_Nom功能没有开启，那么ODT信号可保持浮空。在退出断电模式后，CKE变为高电平后的tXP时间后，DRAM就可执行有效的命令。断电模式退出时序参数可在12.3章节查询。

Activate PD模式的进入和退出时序在下面的图中有说明。PD进入时的CKE，PD退出时的RD、RDA、WR、WRA、ACT、PRE、REF和MRS命令都如下图所示。

4.28.2 断电模式说明

在进入断电模式后，在退出断电模式之前，CKE至少需要在tPD（min）时间内保持低电平。tPD（min）等于tCKE（min），具体参数的值可在”Timing Parameters by Speed Bin”中进行查看。下图中描述了Case 1的一个详细例子。

4.29 最小功耗模式

4.29.1 最小功耗模式描述

此模式可达到DRAM的最小功耗，与自刷新模式相似，但是DRAM内部没有激活任何自刷新命令。在DDR4 SDRAM进入最小功耗模式是，DRAM不保证数据的正确性，且为了达到最小功耗，不对任何外部命令进行响应（仅对退出断电命令与复位有效进行响应）。

4.29.2 模式进入

最小功耗模式通过MRS命令进入。在共享控制\地址总线的设备中，单个DRAM设备可同单设备MRS命令来进入最小功耗模式。需要注意的是，对于CKE过长的CS_n保持时间会导致在退出最小功耗模式时DRAM出现问题，所以在使用MRS命令进入最小功耗模式之前需要关闭C/A Parity、CAL与降档模式。

下图中描述了在单片设备寻址模式（Per DRAM Addressability）最小功耗模式中的序列与时序参数。

在进入最小功耗模式后的tMPED时间内，仅允许DES命令执行。在tMPED时间后，DRAM不会对任何输入信号进行回应，除了CS_n、CKE、Reset_n，此时所有其他的输入信号都可以保持高阻状态。时钟信号需要在tMPED时间内保持，而在此时间后可为高阻状态。

4.29.3 最小功耗模式中的CKE转换

在最小功耗模式中，允许CKE信号翻转。为了防止DRAM退出最小功耗模式，在CKE进行高、低翻转的边沿CS_n必须保持高电平，并分别满足tMPX_S与hold tMPX_HH时序。

4.29.4 退出最小功耗模式

在此模式中，DRAM将保持监测CS_n信号的值，当CS_n变为低电平时，DRAM退出或保持在最小功耗模式的行为取决于CKE的传输。因为在此时时钟信号的接受器已经关闭了，而CS_n变低的行为将由CKE信号的上升沿来进行采样。当CS_n的低电平状态被采样时，DRAM内部将启动退出最小功耗模式的流程。时钟信号必须在DRAM能够退出最小功耗模式之前重新开启并保持稳定。退出模式后的tXMP时间内不允许发送任何除了DES以外的命令给DRAM，退出后他tXMP_DLL时间内不允许向DRAM发送任何需要DLL锁定的命令。

当DRAM退出此状态时，MR4.A1将自动被清零。