SoC 芯片设计下的问题 - 极术社区 - 连接开发者与智能计算生态

极术推荐

安谋科技XPU

Arm 大计算

SoC 芯片设计

IoT 与嵌入式

AI 应用

教育与职场

全球资源

合作伙伴

不限文章问答 PSA AMBA 总线 64位 SoC 芯片汽车电子 EDA ...
潮声隔雨深 · 2020年03月08日

请教下：ARM推荐的手机SOC的TEE ROM容量一般是多少？谢谢。

SoC 芯片

0 1

解决
潮声隔雨深 · 2020年03月08日

Mbed OS启动问题

SoC 芯片

0 1

解决
潮声隔雨深 · 2020年03月08日

ARMv8中的Non-cacheable transaction

SoC 芯片

0 1

解决
潮声隔雨深 · 2020年03月08日

keil编译stm32程序，将函数放到RAM中不能跳转执行。请指点一下。

SoC 芯片

0 1

解决
潮声隔雨深 · 2020年03月08日

Arm 各个exception level 都可以访问 sp_el0, 这么做的原因是什么？

SoC 芯片

0 1

解决
潮声隔雨深 · 2020年03月08日

ARM Cortex M3的Debug问题

SoC 芯片

0 1

解决
潮声隔雨深 · 2020年03月08日

请问andoid 是否支持isolcpus将arm的某个核隔离？

SoC 芯片

0 1

解决
潮声隔雨深 · 2020年03月08日

[PMU]Cortex-A53 使用AArch32 Kernel, 可以直接使用Linux Kernel自带的arm,cortex-a7-pmu吗？

SoC 芯片

0 1

解决
潮声隔雨深 · 2020年03月08日

uVisor安全机制

SoC 芯片

1 1

解决
潮声隔雨深 · 2020年03月08日

在编译器中使能了neon（-mfpu=neon）之后，还能同时使用fpu计算64bit浮点吗？

SoC 芯片

0 1

解决
潮声隔雨深 · 2020年03月08日

关于带有FPU的ARM与DSP的浮点运算能力对比问题。

SoC 芯片

0 1

解决
潮声隔雨深 · 2020年03月08日

Cortex-M4汇编函数参数传递

SoC 芯片

0 1

解决
潮声隔雨深 · 2020年03月08日

请问下：ARM SOC中的ROM（TEE信任根）

SoC 芯片

0 1

解决
潮声隔雨深 · 2020年03月08日

请问下：对市面上的ARM SOC芯片，如何可靠识别ARM SOC内所使用的ARM CPU内核IP型号？

SoC 芯片

0 1

解决
潮声隔雨深 · 2020年03月08日

关于aarch64 NEON的加载指令

SoC 芯片

0 1

解决
潮声隔雨深 · 2020年03月08日

Cortex-A7 下neon vld指令受memory/cache影响的探讨

SoC 芯片

0 1

解决
极术管理员 · 2020年03月03日

boot是拿汇编写吗？

SoC 芯片

0 1

解决
极术管理员 · 2020年03月03日

I,D,S 总线访问 mem 的优先级有什么讲究吗

SoC 芯片

0 1

解决
极术管理员 · 2020年03月03日

与debug相关的PPB总线怎么设计？直接放在互联矩阵中，还是独立设计？

SoC 芯片

0 1

解决
极术管理员 · 2020年03月03日

用design start环境来设计ARM的SOC优势在哪里？需要付费么？

SoC 芯片

0 1

解决
极术管理员 · 2020年03月03日

cortex m0没有vtor寄存器，m3就有，这样设计m0的时候怎么重定向irq

SoC 芯片

0 1

解决
极术管理员 · 2020年03月03日

关于多核mcu，类似M4加M0，M7+M4，总线架构上如何设计

SoC 芯片

0 1

解决
极术管理员 · 2020年03月03日

boot程序需要把所有中断处理程序写进去吗

SoC 芯片

0 1

解决
极术管理员 · 2020年03月03日

不同厂家基于一个cortex~m架构，设计出的芯片有哪些区别？

SoC 芯片

0 1

解决
极术管理员 · 2020年03月03日

能介绍下Neon吗？跟FPU有什么异同？

SoC 芯片

0 1

解决
极术管理员 · 2020年03月03日

多核CPU的握手怎么处理？多核CPU可以通过一个JTAG/SW口同时调试2个CPU吗？

SoC 芯片

0 1

解决
极术管理员 · 2020年03月03日

m3 soc系统有必要做system ram 吗

SoC 芯片

0 1

解决
极术管理员 · 2020年03月03日

在使用m3设计soc时，可以只使用指令总线么？

SoC 芯片

0 1

解决
极术管理员 · 2020年03月03日

有什么办法让咱们的cm3 SoC运行python么？还是必须移植呢

SoC 芯片

0 1

解决
极术管理员 · 2020年03月03日

如果外设也访问 mem，那外设和 D 总线的优先级哪个高哪？

SoC 芯片

0 1

解决

频道介绍

从芯入手，软硬结合，推动中国智能计算生态创新。

提问题写文章

SoC 芯片设计

合作伙伴

请教下：ARM推荐的手机SOC的TEE ROM容量一般是多少？谢谢。

Mbed OS启动问题

ARMv8中的Non-cacheable transaction

keil编译stm32程序，将函数放到RAM中不能跳转执行。请指点一下。

Arm 各个exception level 都可以访问 sp_el0, 这么做的原因是什么？

ARM Cortex M3的Debug问题

请问andoid 是否支持isolcpus将arm的某个核隔离？

[PMU]Cortex-A53 使用AArch32 Kernel, 可以直接使用Linux Kernel自带的arm,cortex-a7-pmu吗？

uVisor安全机制

在编译器中使能了neon（-mfpu=neon）之后，还能同时使用fpu计算64bit浮点吗？

关于带有FPU的ARM与DSP的浮点运算能力对比问题。

Cortex-M4汇编函数参数传递

请问下：ARM SOC中的ROM（TEE信任根）

请问下：对市面上的ARM SOC芯片，如何可靠识别ARM SOC内所使用的ARM CPU内核IP型号？

关于aarch64 NEON的加载指令

Cortex-A7 下neon vld指令受memory/cache影响的探讨

boot是拿汇编写吗？

I,D,S 总线访问 mem 的优先级有什么讲究吗

与debug相关的PPB总线怎么设计？直接放在互联矩阵中，还是独立设计？

用design start环境来设计ARM的SOC优势在哪里？需要付费么？

cortex m0没有vtor寄存器，m3就有，这样设计m0的时候怎么重定向irq

关于多核mcu，类似M4加M0，M7+M4，总线架构上如何设计

boot程序需要把所有中断处理程序写进去吗

不同厂家基于一个cortex~m架构，设计出的芯片有哪些区别？

能介绍下Neon吗？跟FPU有什么异同？

多核CPU的握手怎么处理？多核CPU可以通过一个JTAG/SW口同时调试2个CPU吗？

m3 soc系统有必要做system ram 吗

在使用m3设计soc时，可以只使用指令总线么？

有什么办法让咱们的cm3 SoC运行python么？还是必须移植呢

如果外设也访问 mem，那外设和 D 总线的优先级哪个高哪？

频道介绍

最新课程直播

“星辰”闪耀，灵动未来：灵动Mini-F5265-OB开发板全解析及免费测评预告

SoC 芯片设计

合作伙伴

请教下：ARM推荐的手机SOC的TEE ROM容量一般是多少？谢谢。

Mbed OS启动问题

ARMv8中的Non-cacheable transaction

keil编译stm32程序，将函数放到RAM中不能跳转执行。请指点一下。

Arm 各个exception level 都可以访问 sp_el0, 这么做的原因是什么？

ARM Cortex M3的Debug问题

请问andoid 是否支持isolcpus将arm的某个核隔离？

[PMU]Cortex-A53 使用AArch32 Kernel, 可以直接使用Linux Kernel自带的arm,cortex-a7-pmu吗？

uVisor安全机制

在编译器中使能了neon（-mfpu=neon）之后，还能同时使用fpu计算64bit浮点吗？

关于带有FPU的ARM与DSP的浮点运算能力对比问题。

Cortex-M4汇编函数参数传递

请问下：ARM SOC中的ROM（TEE信任根）

请问下：对市面上的ARM SOC芯片，如何可靠识别ARM SOC内所使用的ARM CPU内核IP型号？

关于aarch64 NEON的加载指令

Cortex-A7 下neon vld指令受memory/cache影响的探讨

boot是拿汇编写吗？

I,D,S 总线访问 mem 的优先级有什么讲究吗

与debug相关的PPB总线怎么设计？直接放在互联矩阵中，还是独立设计？

用design start环境来设计ARM的SOC优势在哪里？需要付费么？

cortex m0没有vtor寄存器，m3就有，这样设计m0的时候怎么重定向irq

关于多核mcu，类似M4加M0，M7+M4，总线架构上如何设计

boot程序需要把所有中断处理程序写进去吗

不同厂家基于一个cortex~m架构，设计出的芯片有哪些区别？

能介绍下Neon吗？跟FPU有什么异同？

多核CPU的握手怎么处理？多核CPU可以通过一个JTAG/SW口同时调试2个CPU吗？

m3 soc系统有必要做system ram 吗

在使用m3设计soc时，可以只使用指令总线么？

有什么办法让咱们的cm3 SoC运行python么？还是必须移植呢

如果外设也访问 mem，那外设和 D 总线的优先级哪个高哪？

频道介绍

最新课程 直播

“星辰”闪耀，灵动未来：灵动Mini-F5265-OB开发板全解析及免费测评预告

最新课程直播