在对SpinalHDL的仿真有一定的了解后，便可以开始着手构建我们的testcase。本文以一个简单的Demo来描述一个SpinalHDL中的仿真实现。
不同型号的 FPGA 的硬件资源不同，你所设计的电路结构可能也要相应变化。让我们以一个简单的例子，FIR 滤波器，来看看如何写出能适配不...
本文就SpinalHDL中仿真中最后一部分信号读写做梳理。#= 对于仿真信号的驱动，在SpinalHDL里通过“#=”方法实现： 值得注意的是当我们的设...
对于仿真而言，与DUT打交道的无非是接口信号的驱动，而我们的设计往往是同步的，这就与避免不了与时钟信号打交道。本文就SpianlHDL下执...
在安装完成Verilator、GtkWave后，我们即可在IDEA里通过SpinalHDL提供的仿真接口来对我们的设计进行仿真。在《SpinalHDL—仿真环境》一文...
倘若用SpinalHDL写完代码后需要用Verilog/SystemVerilog来进行验证，那将是一件痛苦的事情。
在初学SpinalHDL时，最困扰的一点便是我的代码里哪部分是在描述的电路对象，哪部分是借助高级语言来方便地描述电路。本文借助最基础的if...
我们在实现FPGA逻辑电路时，时常会在Verilog代码里添加一些约束原语，本文就SpinalHDL里如何给电路添加约束标签进行说明。
诸君尽知，我们在写Verilog/SystemVerilog电路描述时，可以将部分功能抽象到function 中。然则，在Verilog/SystemVerilog中，function只...
在我们编写Verilog或者SysytemVerilog时，我们的代码基本都以module来进行组织，而针对一些比较通用的模块组件，我们或组织成一个单独的...
在编写Verilog代码时最痛苦的事情便是例化模块时端口的连接，这时候的你我便成了连线工程师，本节就在SpinalHDL中如何像软件调用方法那...
在AES算法中，每轮变换均有一次SBOX查找，用SpinalHDL通过LUT实现SBOX功能。SBOX查找表内容如下：
针对SpinalHDL中的两大类型Reg、Wire，来梳理下在SpinalHDL中的对应关系及声明形式。
参数化模块设计，输入一组信号(位宽相同8bit，信号个数不定，由参数指定)，前一半信号寄存器按位取反输出，后一半信号寄存器加1输出。
本系列适合新手在对Scala及SpinalHDL有初步了解后做练手使用。题目端口列表：针对多比特输入信号，对其中的比特位分组求异或值。 参数类...
本系列适合新手在对Scala及SpinalHDL有初步了解后做练手使用。题目检测输入信号上升沿个数。 信号列表： 实现 {代码...} Key： Bool信号...
本篇讲解一个小的example，带你一起看点儿SpinalHDL里有趣地玩儿法。不讲理—总线插队先来看一个波形图： 这里有一组输入Stream总线接口...
SpinalHDL是基于Scala来实现的，因此在学习SpinalHDL使用前需要对Scala语法有一定的了解。Scala是一门基于JVM的语言，其灵活性个人感觉...
对于FPGA系统设计里，寄存器控制通道的设计是系统控制中必不可少的部分。今日且看SpinalHDL中如何优雅地实现寄存器总线读写。
习惯了Verilog的小伙伴，初次看到SpinalHDL的代码时，总会不自觉的和Verilog代码对照，本篇就SpinalHDL中的代码组织结构进行一个简要的...
