SoC 芯片设计

全部 Arm 技术芯片设计前端芯片设计后端

安谋科技自研产品

AI 应用

Arm 计算

SoC 芯片设计

IoT 与嵌入式

教育与职场

合作伙伴

不限文章问答 PSA AMBA 总线 64位 SoC 芯片汽车电子 EDA ...
棋子 · 2019年10月24日

怎么区分哪些buffer/inverter是CTS插入的，哪些是原Verilog网表里的？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

如何查看设置的NDR信息

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

CTS驱动尺寸选择：需要预先屏蔽驱动能力最大和最小的cell吗？然后从检查机制log文件中选择驱动能力最强的cell吗？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

为什么clock gate的latency会比较短？能画图解释下吗

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

什么做完ccopt_design -cts后插入的都是buffer

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

buffer unit delay， max driving distance这两个怎么理解？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

buffer unit delay 这个是什么，知道了这个信息有什么用？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

做完ccopt_design -cts后打开ctd_win图与课件不一样

SoC 芯片芯片设计后端

0 1

解决
小白Liz · 2019年10月12日

想问一下mali gpu对vulkan在hpc方面的支持情况

GPU Arm

1 1

解决
棋子 · 2019年10月24日

我没有设定skew target，为什么报告里显示explicit？不应该是auto computed吗？ CTS

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

没有找到use_estimated_routes_during_final_implementation 属性，怎么设置 CTS

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

Reducing clock tree power的过程

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

Guided vs Routed 在log中找不到真实布线之前和之后的差别的信息

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

这么多balance cell 是平衡哪组clock tree 导致的？能标注下吗

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

在reort最恶劣的条件下的path delay中的late, 和max和设定OCV的derate的late是一个意思吗？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

Clock驱动单元的数量位置l代表什么？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

为什么删除掉驱动单元之前要删掉驱动单元上的fixed/dontTouch属性？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

问请问在clock tree report 里的overslew , underslew 是指什么？这会影响什么？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

lock tree summary 和across clock tree summary 这两个summary的内容为何不一致？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

clock DAG 是什么缩写？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

问report_ccopt_clock_trees -histograms这条命令显示的柱状图

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

Fixing clock tree slew time and max cap violations和有何不同

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

在哪找到我们需要clone的clock cell？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

Min、Max ID是负数是什么意思？sink没有落入skew约束中，对做clock tree的质量有没有影响？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

重置设计能不能先清除INV、buffer和merge CG，然后重置CTS的设定？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

无法清除clock tree上的单元,无法合并clock gate CTS

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

为什么重置sdc时，只重置clock port呢？

SoC 芯片芯片设计后端

0 1
棋子 · 2019年10月24日

为什么dbSet selected.isDontTouch false后INV和gate还是dontTouch的状态？

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

什么reset_ccopt_config后选不了INV CTS

SoC 芯片芯片设计后端

0 1

解决
棋子 · 2019年10月24日

恢复到初始状态的sdc后，我们怎么在当前设计中察看到这些变化？

SoC 芯片芯片设计后端

0 1

解决

上一页
1
…
44
45
46
47
48
…
下一页

频道介绍

从芯入手，软硬结合，推动中国智能计算生态创新。

提问题写文章

极术微信服务号

关注极术微信号
实时接收点赞提醒和评论通知

安谋科技学堂公众号

关注安谋科技学堂
实时获取安谋科技及 Arm 教学资源

安谋科技招聘公众号

关注安谋科技招聘
实时获取安谋科技中国职位信息