极术社区
注册
首页
AI开放平台
Top 专栏
读书
专题
问答
公开课
活动
注册 · 登录
▲
SoC 芯片设计
全部
Arm 技术
芯片设计前端
芯片设计后端
极术推荐
安谋科技自研产品
AI 应用
Arm 计算
SoC 芯片设计
IoT 与嵌入式
教育与职场
全球资源
合作伙伴
SegmentFault
移知
安芯教育
InfoQ
深圳湾
脑极体
甲子光年
半导体行业观察
爱集微
E 企研究院
CSDN
全志在线
智东西
不限
文章
问答
PSA
AMBA 总线
64位
SoC 芯片
汽车电子
EDA
...
棋子
· 2019年10月24日
问布局初始化时,site_row、cell_site和track之间距离是在哪里定义的?
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月24日
工具打断timing loop的时候QQ QQ,选择的点需要去检查吗?
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月24日
track距离上下boundary
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月24日
hard macro和keep out margin的选择?
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月24日
power strap步进长度的设置
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月24日
关于多电压域设计的powerplan
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月24日
奇偶行tapcell错开的原因
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月24日
如何手动微调创建pg net补丁
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月24日
create_power_strap时为什么会自动插入金属shape?
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月24日
hard blockage铺pg rail的原因
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月24日
为什么connect_power_supply之后pg仍然没有连上,还需要derive_pg_connection才行?
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月24日
upf文件里面有VDD_ADC, VSS_ADC,但是做完power network之后为什么没有这两个port和net?
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月24日
terminal位置
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月24日
"is_clock_used_as_clock" attribute含义
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月24日
为何IO上的timing优化不如内部重要?
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月24日
把ao buffer dont_use的原因?
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月24日
power switch的high fanout
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月24日
pin density 对看congestion有帮助吗? ICC
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月24日
max fan out的值是看经验吗?
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月24日
place时的clock uncertainty和期望skew有关吗?
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月24日
place前为何要设哪些层需要extract?
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月24日
没有正确识别clock gating cell的问题
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月24日
为何从dff出来接到clk sel的不能设case value?
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月24日
skew的约束跨gen clock吗?
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月24日
在本实验使用的工艺上,min area是soft的约束吗?
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月24日
为什么在route的时候设worst scenario?
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月24日
请问warning中fram lib_cell的pg_type属性如何查看
SoC 芯片
芯片设计后端
0
棋子
· 2019年10月18日
能否请老师整体介绍下SV 仿真环境搭建的注意事项和仿真工具中参数如何设置
SoC 芯片
芯片设计后端
0
棋子
· 2019年10月18日
请问要实现手动输入一个数给变量赋值需要什么样的语句
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月18日
不同initial块相互是同步的吗
SoC 芯片
芯片设计后端
0
1
解决
上一页
1
…
45
46
47
48
49
…
下一页
频道介绍
从芯入手,软硬结合,推动中国智能计算生态创新。
提问题
写文章
关注极术微信号
实时接收点赞提醒和评论通知
关注安谋科技学堂
实时获取安谋科技及 Arm 教学资源
关注安谋科技招聘
实时获取安谋科技中国职位信息
用户指南
·
用户协议
·
隐私政策
关于我们
·
联系合作
粤ICP备18004469号
粤公网安备 44030502008014号
版权所有 © 2025 极术社区
由
SegmentFault
提供技术支持
友情链接
安谋科技
安创空间
开源中国
InfoQ
边缘计算社区
21IC 电子网
HarmonyOS 技术社区
电子芯吧客
CSDN
全志在线
芒果派
深度强化学习实验室
智东西