ILM = interface logic model, 是用来描述设计『接口逻辑』的一种『模型』，一个完整的ILM 包括：netlist, DEF, SPEF, SDC; 所有的这些...
通常，在同步设计中，combinational loop 跟latch 是两个要尽量避免的东西。但在设计初始阶段或在一些特殊设计中，combinational loop ...
时钟门控（Clock Gating）是一种在数字IC设计中某些部分不需要时关闭时钟的技术。这里的“部分”可以是单个寄存器、模块、子系统甚至整个S...
1900年，伦敦阿尔伯马尔街皇家研究所，德高望重的开尔文勋爵在这里进行了一场演讲。这篇演讲名为《在热和光动力理论上空的19世纪乌云》...
题记：在《论综合：为什么做physical aware synthesis》中聊到了为什么要做physical aware synthesis，今天来聊如何做physical aware sy...
人类的一大技能是给万物取名儿，更激进一点的还会定义『主义』，少数人给出这些虚的实的名号，多数人就像着了魔似的想要在这人造的名称...
长生剑、孔雀翎、碧玉刀、多情环、离别钩、霸王枪、拳头，七种非同一般的江湖武器，件件精妙绝伦。古龙大师把这七件武器在融化进儿女情...
题记：记得曾在一个电影里看到，德军二战后在月球建有基地，若干年后逮到一地球人，地球人的一部手机的算力超过了德军月球基地一屋子的...
之前写过《 论STA | clock min period check 》今天再撸一下min pulse width.提纲：什么是min pulse width?如何check min pulse width?...
synopsys的工具，是需要官方授权的license认证，才可以运行的。因此需要搭建license服务器，以提供license服务。
在实际项目中，很多时候，我们需要将传感器、ADC的数值和计算的结果变量以波形的形式显示。通常的解决办法是用串口上位机、USB接口上位...
synopsys为eda工具安装，提供了一个安装器，名叫installer。所以，首先要先安装installer这个工具，之后才能安装其他的eda工具。
应用场景：只有某个PVT的库，想要check在另一个PVT下，design的QoR，俗称library scaling。比如：只有0.9V125C的库，想要看1.0V125C的ti...
Ungroup跟Boundary optimize是逻辑综合最基本的两项『技术』，也是优化时序、面积、功耗最基本的两个手段。任何得到都需要有付出，这两...
回顾一下《论STA | POCV / SOCV total derate 计算解析》total derate 的计算公式，其中distance derate 就是本文要论及的spatial derat...
应某猪要求，撸一下POCV/ SOCV total derate 的计算。在没有找到更有效的方法，机器无法承受SSTA 之前，目前看来POCV/ SOCV 似乎是唯一...
A：Boundary Scan就是我们俗称的边界扫描。Boundary Scan是上世纪90年代由 Joint Test Action Group（JTAG）提出的，它的初衷是为了解决...
昨天发了《论STA | POCV/ SOCV 时序报告解析》后，有好学的朋友提到如下两点没有解释清楚：表头，每个值的mean 跟sigma 如何计算得到？...
题记：Uncle donkey的『闺中』挚友，在项目中踩了一个异步信号同步的坑，经过呕心沥血Debug 后找到问题的根结，拿出来分享给各位同仁。
关于时序报告的解析，可回顾《论STA | 读懂timing report， 很重要》，SOCV 之前的时序报告都一样，delay 值可以相加得到，带SOCV 的时...
