Netsol基于性能设计，其MRAM支持快速数据读写操作，支持Octal SPI (OPI)，工作频率高达200MHz，数据传输速度高达400MBps。
我们知道 LPDDR4 相比 DDR4 一项重要的改动是在单个颗粒上支持独立的双通道（Channel），单个通道位宽 16 比特。这样一来，系统可以在 D...
本文内容，来自蚂蚁集团异构计算与推理引擎负责人-赵军平老师，在AICon全球人工智能开发与应用大会上的演讲ppt。
我在昨天的撰文《VMware分层内存愿景：NVMe与CXL Accelerator方案》中，刚发过SNIA 2024 Compute, Memory, and Storage Summit的资料，...
这是2024年的春季，一年一度的SNIA Compute, Memory, and Storage Summit（CMS，计算、内存和存储峰会）在线上举办。我又当了一把资料的...
今天分享的是2024 OCP Storage Tech Talk 的演讲资料，官网来源是[链接]，也有qiang外的视频。唯一美中不足的是，ppt（pdf）只有一个单...
随着人工智能技术的快速发展，语音交互已成为越来越重要的人机交互模式。特别是在智能家居、个人助理和客户服务支持等领域，对语音聊天...
夏天马上就要到了，“瘦身”不光是特定人群的需求，也是数据中心的需求。构建轻量化、低碳化、高性价比的新型数据中心，更有效地支撑经济...
DDR接口速率越来越高，每一代产品都在挑战工艺的极限，对DDR PHY的训练要求也越来越严格。本文从新锐IP企业芯耀辉的角度，谈谈DDR PHY训...
过去一年半，AI大模型标志性的应用相继出现，从ChatGPT到Sora一次次刷新人们的认知。震撼的背后，是大模型参数指数级的增长。
当 DRAM 处于自刷新状态时，系统可以保持提供给 DRAM 的 CK 时钟，或者关闭时钟供给。一般来说，停止 CK 时钟能够进一步降低 DRAM 和系...
numa架构下，在固定数量的CPU核（10物理核，20逻辑核）的情况下，访问本地、远程以及混合内存的内存带宽表现。以及观察在不同的测试模式...
本期以 Micron 的 DDR3 Model 为例，介绍模型如何下载和如何仿真，以及对模型中的各个文件进行解析。
本期写的是一个 Github 上的开源项目，基于 Tang Primer 20K 开发板和高云 GW2A FPGA 的 DDR3 控制器 IP。
本期写的是一个 Github 上的开源项目，实现的是 DDR5 PHY 的数据通路的数字部分，准确地说是 PHY 的写数据通路，看上去是一份埃及开罗 A...
前几天，何韬兄弟友情给我寄来了10本他这次写的新书，我们共同决定用于 “企业存储技术” 公众号粉丝福利（9本，因为我自己留了1本作为纪...
不久前，国家数据局发布消息，调研各单位数据资源生产存储、流通交易、开发利用、安全等情况，为相关政策制定、试点示范等工作提供数据...
DFI 协议定义的是 Memory controller （以下简称 MC）和 PHY 之间的接口的信号、时序以及交互行为。
本期我们将基于 DDR4 讨论 DRAM 的 ZQ Calibration 的需求以及相应的 ZQCS/ZQCL 命令。
这次的webcast由SNIA旗下的STA（SCSI贸易协会）主持，主题是“Storage Trends 2024”，3位分享人分别来自IDC、StorageReview.com网站和KIO...
