数字芯片实验室 - 极术社区 - 连接开发者与智能计算生态

最新文章

story · 2020年09月27日

verilog重点解析（13题）

4 阅读 2.3k
story · 2020年09月25日

十几年经验的原华为海思工程师亲述ic验证如何转ic设计

8 阅读 3k
story · 2020年09月24日

如何在RTL级别电路建模优化congestion问题？

6 阅读 2.8k
story · 2020年09月23日

浅谈芯片系列1——ASIC和FPGA有什么区别？

8 阅读 2.3k
story · 2020年09月22日

使用systemverilog验证仲裁器模块

3 阅读 2.7k
story · 2020年09月18日

多时钟域的设计和综合技巧（四）

2 阅读 1.7k
story · 2020年09月17日

多时钟域的设计和综合技巧 (二）& (三）

2 阅读 2.2k
story · 2020年09月16日

多时钟域的设计和综合技巧（一）

5 阅读 3k
story · 2020年09月15日

数字IC岗位是吃青春饭吗？

7 阅读 2.6k
story · 2020年09月14日

数字IC设计中低功耗设计方法概述

2 阅读 4.2k
story · 2020年09月11日

认真check，run脚本不是新手着急的事

4 阅读 1.5k
story · 2020年09月10日

浅谈数字IC验证中的面向对象编程（抽象基类和继承）

3 阅读 1.6k
story · 2020年09月09日

Exceptions,数字后端设计中出现的高频词

7 阅读 2.2k
story · 2020年09月08日

如何综合（synthesis）ASIC设计？

5 阅读 2.7k
story · 2020年09月07日

数字IC中有符号数的表示和计算

3 阅读 2.1k
story · 2020年09月04日

硬件算法优化，做一个不被EDA工具替代的IC Designer

3 阅读 1.9k
story · 2020年09月03日

基于QuestaSIM的SystemVerilog DPI使用流程（step by step）

2 阅读 2.2k
story · 2020年09月02日

Cell延时从哪里来？非线性延时模型（NLDM）把一切都告诉你

5 阅读 4.6k
story · 2020年09月01日

为什么ICG Cell中使用锁存器(Latch)，而不使用触发器(Flip Flop)？

6 阅读 3.1k
story · 2020年08月31日

掌握了这技巧，时序分析题再也不用求人了~

3 阅读 3k
story · 2020年08月28日

glitch free的时钟切换技术

3 阅读 2k
story · 2020年08月27日

做EDA工具的深度用户之extend proc

2 阅读 2.1k
story · 2020年08月26日

与EDA工具对话之Tcl 创建proc

3 阅读 1.9k
story · 2020年08月25日

SNUG论文巡礼系列二：FSM Coding styles for Synthesis

1 阅读 1.8k
story · 2020年08月24日

SNUG论文巡礼一：Design-Compiler Graphical 's improvement

4 阅读 1.9k
story · 2020年08月21日

implicit nonstop pins，工具帮你定义的时钟需求

2 阅读 1.4k
story · 2020年08月20日

门级仿真中的X传播现象

5 阅读 2.2k
story · 2020年08月19日

使用$test$plusargs优化设计仿真速度

2 阅读 1.6k
story · 2020年08月18日

使用VCS进行竞争冒险检查（Race Condition Detection）

3 阅读 2.1k
story · 2020年08月17日

基于VCS的计数器数字芯片功能仿真(step by step)

4 阅读 2.3k

上一页
1
…
3
4
5
6
7
下一页

专栏作者

story

4980 声望 · 12374 粉丝

极术微信服务号

关注极术微信号
实时接收点赞提醒和评论通知

安谋科技学堂公众号

关注安谋科技学堂
实时获取安谋科技及 Arm 教学资源

安谋科技招聘公众号

关注安谋科技招聘
实时获取安谋科技中国职位信息