极术社区
注册
首页
AI开放平台
Top 专栏
读书
专题
问答
公开课
活动
注册 · 登录
▲
SoC 芯片设计
全部
Arm 技术
芯片设计前端
芯片设计后端
极术推荐
安谋科技自研产品
AI 应用
Arm 计算
SoC 芯片设计
IoT 与嵌入式
教育与职场
全球资源
合作伙伴
SegmentFault
移知
安芯教育
InfoQ
深圳湾
脑极体
甲子光年
半导体行业观察
爱集微
E 企研究院
CSDN
全志在线
智东西
不限
文章
问答
PSA
AMBA 总线
64位
SoC 芯片
汽车电子
EDA
...
棋子
· 2019年10月17日
多周期约束问题加法器
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月17日
多周期约束问题加法器。。
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月17日
多周期约束问题加法器。。。。
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月17日
RFU是什么缩写?什么意思?
Arm
芯片设计后端
0
1
解决
棋子
· 2019年10月17日
提到的DDR速度单位是频率还是速率
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月17日
ddr3读的时候为什么dq和dqs是沿对齐的?
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月17日
一个refresh刷新一行?还是全刷?如果是只刷新一行的话,是不是会有下面的问题
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月17日
MDL延迟补偿的算法
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月17日
WDATA_BUFFER0的深度
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月17日
亚稳态发生串扰导致系统崩溃,有这样的案例吗
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月17日
需要整个flow的要点
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月17日
同步时钟为啥一定要同源
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月17日
如果C1前面又接了个寄存器C0,那c1是Launch时钟还是Capture时钟啊,这个时钟域还是C2吗
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月17日
亚稳态二级处理的原理
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月17日
增加寄存器避免亚稳态,但这能保证输出逻辑是正确的么?
SoC 芯片
芯片设计后端
0
1
解决
棋子
· 2019年10月16日
请再具体描述一下axi的拓扑
Arm
芯片设计后端
0
1
解决
棋子
· 2019年10月16日
AXI中为什么不去掉RID
Arm
芯片设计后端
0
1
解决
棋子
· 2019年10月16日
总线从power domain A到power domain B都需要注意什么?
Arm
芯片设计后端
0
1
解决
棋子
· 2019年10月16日
总结理解一下:interleave需要master和slave都需要BUF,reorder只有master需要BUF?
Arm
芯片设计后端
0
1
解决
棋子
· 2019年10月16日
W channel 需要加入buffer吗?
Arm
芯片设计后端
0
1
解决
棋子
· 2019年10月16日
AXI3一个transaction中多个transfer有AWID相同,WID不同的使用场景么?
Arm
芯片设计后端
0
1
解决
棋子
· 2019年10月16日
四个相同的AHB2SRAM的slave可否用一个multiplexor挂在AHB-lite bus matrix上?
Arm
芯片设计后端
0
1
解决
棋子
· 2019年10月16日
输入数据寄存的工作时钟
Arm
芯片设计后端
0
1
解决
棋子
· 2019年10月16日
没有数据传输要求得Busy 状态与IDLE状态有什么区别?
Arm
芯片设计后端
0
1
解决
棋子
· 2019年10月16日
exclusive 访问数据空间
Arm
芯片设计后端
0
1
解决
棋子
· 2019年10月16日
ahb incr不能跨越1kB地址边界
Arm
芯片设计后端
0
1
棋子
· 2019年10月16日
HRDATA受不受ready的影响?
Arm
芯片设计后端
0
1
解决
棋子
· 2019年10月16日
WRAP传输时的起始地址1
Arm
芯片设计后端
0
1
解决
棋子
· 2019年10月16日
WRAP传输时的起始地址2
Arm
芯片设计后端
0
1
解决
棋子
· 2019年10月16日
为什么在cmsdk_apb4_eg_slave中实例化cmsdk_clock_gate模块提示我对该模块没有定义?
Arm
芯片设计后端
0
1
解决
上一页
1
…
48
49
50
51
52
下一页
频道介绍
从芯入手,软硬结合,推动中国智能计算生态创新。
提问题
写文章
关注极术微信号
实时接收点赞提醒和评论通知
关注安谋科技学堂
实时获取安谋科技及 Arm 教学资源
关注安谋科技招聘
实时获取安谋科技中国职位信息
用户指南
·
用户协议
·
隐私政策
关于我们
·
联系合作
粤ICP备18004469号
粤公网安备 44030502008014号
版权所有 © 2025 极术社区
由
SegmentFault
提供技术支持
友情链接
安谋科技
安创空间
开源中国
InfoQ
边缘计算社区
21IC 电子网
HarmonyOS 技术社区
电子芯吧客
CSDN
全志在线
芒果派
深度强化学习实验室
智东西