思考：L1 System memory和L1 Cache是什么关系？L1指令cache禁用时，指令cache就真的不会缓存了吗？此时还会出现缓存不一致的情况吗？L1 ...
关键词： DynamIQ cluster、DSU-110、DSU-120、DSU、cache、mmu、缓存、高速缓存、内存管理、MPAM
思考：在页表的Descriptors中的Lower attributes中的AttrIndx中指向的MAIR_EL1寄存器中有配置cacheable属性, 在TCR_EL1寄存器中有cachea...
思考：在页表的Descriptors中的Lower attributes中的AttrIndx中指向的MAIR_EL1寄存器中有配置cacheable属性, 在TCR_EL1寄存器中有cachea...
缓存替换策略是用于确定在缓存空间已满时应该替换哪些缓存项。Pseudo-LRU（Pseudo-Least Recently Used）和LRU（Least Recently Used）...
内存屏障（Memory Barrier）和缓存（Cache）之间有密切的关系。它们都是计算机系统中用于确保内存操作顺序和一致性的重要概念。
我们知道每一个Arm core的L1/L2/L3的cache是多大的，要么是IP定死的，要么是ASIC可配置的。那么从性能角度来说，是不少配置的越大越好呢...
思考：REE刷TLB时会把安全的TLB刷掉吗？TEE刷TLB时能否刷安全的TLB？例如页表管理着的共享内存，它的翻译缓存到了TLB.
引流关键词:缓存,高速缓存,cache, CCI,CMN,CCI-550,CCI-500,DSU,SCU,L1,L2,L3,system cache, Non-cacheable,Cacheable, non-shareable,i...
思考:在经典的 DynamIQ架构 中，数据是什么时候存在L1 cache，什么时候存进L2 cache，什么时候又存进L3 cache，以及他们的替换策略是怎...
思考:1、为什么要学习MESI协议？ 哪里用到了？你确定真的用到了？ 2、MESI只是一个协议，总得依赖一个硬件去执行该协议吧，那么是谁来维...
引流关键词:缓存,高速缓存,cache, CCI,CMN,CCI-550,CCI-500,DSU,SCU,L1,L2,L3,system cache, Non-cacheable,Cacheable, non-shareable,i...
引流关键词:缓存,高速缓存,cache, CCI,CMN,CCI-550,CCI-500,DSU,SCU,L1,L2,L3,system cache, Non-cacheable,Cacheable, non-shareable,i...
在学习MMU章节时，我们发现在页表的entry中，BIT[4:2]指向了MAIR寄存器，该寄存器描述了内存属性，其实就是cache的缓存策略属性（inner\...
ARM 架构刚开始开发时，处理器的时钟速度和内存的访问速度大致相似。今天的处理器内核要复杂得多，并且时钟频率可以快几个数量级。然而...
cache里都有什么？ 或者问cache line（即每个entry）里都有什么？答案是 : TAG + DATA + invalid bit + dirty bit那么TAG里又都有什么呢？
网上的好多篇博文，一提Cache的多核一致性就必然提到MESI、MOESI ，然后就开始讲MESI、MOESI维护性原理？试问一下，您是真的不理解MES吗...
场景：CPU往src地址处写入了一串数据，然后交给Crypto硬件进行加解密处理，加解密后的数据放在了dst地址处，然后cpu读取dst地址处的数据...
思考为什么要用虚拟地址？为什么要用MMU？MMU硬件完成了地址翻译，我们软件还需要做什么？MMU在哪里？MMU和SMMU是什么关系？
本文转自 周贺贺，baron，代码改变世界ctw，Arm精选， 资深安全架构专家，11年手机安全/SOC底层安全开发经验。擅长trustzone/tee安全产...
