在DDR4 SDRAM中刷新命令是在不同的操作中使用的。此命令并不是一直持续的，因此控制器必须在需要刷新的时候向DRAM发送REF命令。DDR4 SDR...
下面的例子仅为帮助理解写操作中各个参数的含义，每个参数的实际定义在后面文章中会有单独的描述。为了说明方便，在下图中，CK与DQS都是...
如图所示，PCIe IP作为endpoint与RC对接，用户实现了应用逻辑，与PCIe IP进行交互，交互信号中data格式为TLP报文格式，且交互信号包含相...
它已经正式确认！在不到一年的时间里，生成式人工智能（GenAI）已经以创纪录的速度达到了 Gartner’s Peak of Inflated Expectations。然...
本系列文章会搬运新思有关 DDR 相关技术白皮书与 IP 技术公告，这些文章有不错的主题和靠谱的内容，并且很多是翻译成中文的版本。
数据和指令必须与合适的边界保持对齐(alignment)。访问是否对齐会影响ARM核的性能，并且在将代码从早期的体系结构移植到ARMv8-A时可能会...
本期我们学习美光的一篇文章，关于低功耗 DDR，即 LPDDR 和标准 DDR 的对比介绍，本文是对这篇文章粗略翻译。
Minimum Pulse Width 最小脉冲宽度检查是为了确保时钟信号的脉冲宽度足够宽，使 cell 内部操作能够完成。也就是说，为了获得 cell 上稳...
本节基于 DFI 协议 4.9 节（协议 4.0 版本）讨论 DFI PHY 时钟频率与 DFI 时钟多倍频率比的架构、地址控制/写数据/读数据信号行为。
本文是由论坛网友在EETOP博客分享的模拟IC工作心得，感觉非常不错，现通过微信文章分享给大家。 博客地址：[链接]正文：在学校的时候，...
极术读书是极术社区推出的读书栏目。极术读书专栏定期推荐嵌入式，人工智能，物联网，云计算，安全，半导体等智能计算领域的图书及技术...
在2023年的12月，我注意到一个有趣的现象：猎头推荐的公司的质量明显提高了。这引起了我的好奇，于是我在社交媒体上发起了讨论，询问大...
4.24 读操作4.24.1 读时序定义此章节中描述的读时序参数可在DLL锁定或未锁定的状态下使用。读选通信号上升沿参数：tDQSCK min/max描述了...
随着春节的脚步越来越近，许多身处四面八方的工程师们开始踏上归家的旅途，心中充满了对家人团聚的期待和对过去一年工作成就的回顾。在...
DDR4 SDRAM支持写先导区域的可编程，可通过MRS来选择1倍tCK或2倍tCK，如下图中所示。当写先导被打开，那么CWL参数也要做相应的增加。当...
在DDR4 SDRAM中MR2.[A2:A0]是用来打开或关闭C/A Parity的定义域，默认状态位关闭。通过向MR5中的C/A Parity Latency写一个非0值，可以使...
前不久一位朋友发来一道验证题，虽然题目不是很复杂，但是琢磨了下感觉其中需要掌握的内容还是很多的，正所谓麻雀虽小五脏俱全。下面将...
DDR4中允许在同一个Rank上对不同的设备进行编程。下面例子中描述了在同一Rank不同设备上对ODT与Vref值分别进行不同配置。
Bitmap是一种通过位映射来高效存储和查询数据的技术，它在处理大规模数据集时能够有效地节省内存空间。Bitmap技术特别适用于需要对大量...
DDR4 SDRAM中的x8、x16设备支持DM、DBI功能。x4设备不支持DM、DBI功能。x8设备支持TDQS功能，x4、x16不支持TDQS功能。
