DDR4 SDRAM支持写先导区域的可编程，可通过MRS来选择1倍tCK或2倍tCK，如下图中所示。当写先导被打开，那么CWL参数也要做相应的增加。当...
在DDR4 SDRAM中MR2.[A2:A0]是用来打开或关闭C/A Parity的定义域，默认状态位关闭。通过向MR5中的C/A Parity Latency写一个非0值，可以使...
前不久一位朋友发来一道验证题，虽然题目不是很复杂，但是琢磨了下感觉其中需要掌握的内容还是很多的，正所谓麻雀虽小五脏俱全。下面将...
DDR4中允许在同一个Rank上对不同的设备进行编程。下面例子中描述了在同一Rank不同设备上对ODT与Vref值分别进行不同配置。
Bitmap是一种通过位映射来高效存储和查询数据的技术，它在处理大规模数据集时能够有效地节省内存空间。Bitmap技术特别适用于需要对大量...
DDR4 SDRAM中的x8、x16设备支持DM、DBI功能。x4设备不支持DM、DBI功能。x8设备支持TDQS功能，x4、x16不支持TDQS功能。
最近经常有人问我，在云原生领域开源软件大行其道的今天，云厂商能不能在系统层做一些突破，以深度挖掘技术红利，为客户提供最大化的价值。
Chisel (Constructing Hardware in a Scala Embedded Language) 是一种用于硬件设计的高级语言，相比于传统的硬件描述语言如Verilog和VH...
我记得很早的时候读过一篇课文里面有一句话“看山是山，看山不是山，看山还是山”；这句话形容人从少年到中年到老年对世界认知随年龄和经...
DDR4 SDRAM包含了4个8bit的MPR寄存器用来存储DQ数据。这些一次性编程的寄存器可通过MRS命令来激活。在DQ总线连接性训练过程中可使用MPR...
当MR4寄存器中的A3=1且A2=0时，即可进入此模式。发送给DRAM的refresh命令间隔需要等于或小于普通温度模式（0℃-85℃）中的tREFI时间。在此...
做后仿真的时候，有时你会发现，sdf（Standard Delay File）和时序报告（timing report）中的delay value不一样，是哪些因素造成的不一...
2024年1月26日至2024年1月30日，极术社区联合安谋科技学堂组织了【新春赠书】60本《SoC芯片设计：基于Arm Cortex-M设计》免费送，全面掌...
DDR4 SDRAM的DLL-off模式是通过配置MR1寄存器的A0为0来进入的。在此模式中，DLL将不会有任何操作，知道MR1寄存器的A0重新被配置为1。DLL...
Note 1,2,3 and 4 适用于真值表中所有命令Note 5 适用于读写命令[BG=Bank组地址, BA=Bank地址, RA=Row地址, CA=Column地址, BC_n=Burst...
今天继续往下看菜谱。接下来看Ternary addition，先学个英文单词ternary，意思是3个组成部分，这里的意思就是3个数相加。来看code怎么写的
NOTE 此简化的状态机仅提供可能的状态转换与命令控制的概观。尤其，打开多bank与使能ODT等其他的操作的细节是没有包含进来的。
专栏介绍本专栏将介绍智能汽车控制器的拆解分析，为读者呈现最新的量产控制器的参考设计及选型方案。今天为大家分享的是上汽飞凡R7的智...
此文档为DDR4 SDRAM的使用说明书，包含了DDR4 SDRAM的特性、功能、AC与DC特性、封装与出球分布。此标准的目的为定义从2Gbit到16Gbit的x4...
FreeRTOS 上的网络，驱动部分源码没有开源，用户实际使用时也无需关系具体实现，更多的是做网络管理的逻辑接口开发，所以我们提供了网络...
