Bus Master Enable位于command寄存器的bit2，用于控制Memory and I/O Read/Write Requests。
大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资...
对于那些刚开始使用 HDL（如 VHDL 和 Verilog）进行编程的人来说，运行仿真以更好地了解该语言的工作原理非常重要。我们来看看四个仿真...
OFA的会议资料，我曾经在公众号上发过2次： 《RDMA、HPC资料分享：2019 OpenFabrics Alliance会议》 《OpenFabrics Alliance Workshop会...
SoC 需要处理的数据量激增，虽然处理核心本身可以处理这些数据，但内存和通信带宽成为瓶颈。现在的问题是可以采取什么措施解决这个问题。
4月25日，芯驰科技在北京国际汽车展览会上召开2024春季发布会，重磅发布新一代中央处理器和区域控制器车规芯片产品家族。北京市经开区工...
图1：debug设计添加位置图2：ltssm状态切换图pcie_ltssm作为PCIe链路训练状态机的实时状态，能够有效显示当前链路的链路状态。一旦PCIe...
背景手写Multiport RamMultiport RAM 代码方案资源评估Multiport RAM 资源利用的优化资源评估防止读写冲突的组合逻辑设计（写优先）仿真...
目录SOC和MCU MCU的HSM概述SOC的HSM概述小结1. SOC和MCU 目前，汽车芯片细分市场中占比最大的是MCU，大约30%。MCU（Micro Controller Un...
ADPLL、ADLDO为何会出现？后续是否还会出现ADDC-DC、 AD-CLASSD等设计？我认为全数字锁相环和全数字LDO的出现是芯片设计中数字电路设计...
策略模式是一种行为设计模式， 它能让你定义一系列算法， 并将每种算法分别放入独立的类中， 以使算法的对象能够相互替换。
2021 年，JEDEC 宣布发布 JESD79-5 DDR5 SDRAM 标准，标志着行业向 DDR5 dual-inline memory modules（DIMM） 的过渡。DDR5 内存带来了...
如今，人工智能 （AI） 无处不在，从互联网核心的数据中心到互联网边缘的传感器和手持设备（如智能手机）以及介于两者之间的每个点，例...
有人认为我验证做得很牛，也有人认为我的验证早就丢下了；有人认为我发现了各个项目的不少问题，也有人认为我在CMM库的几百个问题单大部...
时序分析归根揭底就是时间窗分析，时序修复归根结底就是时间窗修复。如下图所示，是时序路径示意图，以UFF1→UFF2的路径为例；如果该路径...
glitch功耗并不是一个新现象。在先进节点上，glitch功耗问题正变得越来越突出，没有一种解决方案适用于所有芯片或设计类型。
随着这几年AI应用和AI芯片的发展，AI已经成为市场的的热点，各个芯片公司均逐步推出具备特色的AI芯片以对市场进行争夺。当前的AI芯片快...
芯片是当代最伟大的发明之一。如果没有芯片的出现，很难想象当前的电子时代会是什么样子。正是因为芯片的发明，所有的功能才得以浓缩在...
流畅到要设置帧率限制的神之眼/符玄个性时钟 巨丝滑的高清高帧率视频播放 如上，你所见到的这款圆滚滚的小玩意，就是魔改了一款在前几期...
在基于RTL的芯片研发流程中，我们对于RTL开发时的功耗优化投入了大量精力，但这只是可以节省的功耗的一小部分。该行业转向更大算力系统...
