本博客着眼于驱动 GPIO 连接的 LED（PS 端）。虽然使 LED 闪烁是一项非常简单的任务，但通过驱动使 LED 闪烁所需的步骤，我们可以进一步...
近期看到Serverless的概念，简单看了几个帖子。以我个人理解，就是开发者仅仅需要编写核心业务代码，而无需投入至服务器、环境配置、负...
这篇博文特别关注 Zynq SoC 的多用途 IO (MIO， Multipurpose IO) 模块。正是这个接口块为 Zynq SoC 的双核 ARM Cortex-A9 MPCore 处理...
UniversalChiplet Interconnect Express (UCIe)® 是一个开放的行业互连标准，可以实现小芯片之间的封装级互连，具有高带宽、低延迟、经...
DMA全称为Direct Memory Access，即直接存储器访问。在进行DMA传输前，CPU将总线控制权交给DMA，通过共享系统总线，实现无需CPU参与的快...
公开课内容本次公开课主要分享PCIe与系统配合的理解和思考，希望能提供一种分析方式。内容大纲PCIe简介；PCIe的地址域分析；数据传输模...
SystemVerilog既是一种硬件设计语言，也是一种硬件验证语言。IEEE SystemVerilog官方标准没有区分这两个目标，也没有指定完整SystemVeri...
前文将所有数字芯片的硬件模块都近似等效为DMA，包括CPU。在此基础之上，继续天马行空，我觉得芯片设计中的SoC体系结构，可以简单的划分...
近日，小米推出的小米多看电纸书PRO Ⅱ正式发售，采用瑞芯微电子纸专用芯片RK3566，在屏幕、性能、续航、系统等方面全面升级。目前，小米...
这些天有个想法，在数字芯片设计中，很多模块都可以近似为DMA模型，包括CPU。基于该想法进行扩展，一些复杂的模块可以变得稍微容易理解。
性能指标是啥？该怎么去定一个设计的架构？相信很多初学者不曾想过这些问题，或者曾经想过却没有太care，毕竟对初学者来说，能够实现功...
最近两周，Chiplet相关新闻的频出。NVIDIA宣布了一款令人兴奋的新型NVLink-C2C互连，用于其CPU、DPU、GPU以及与其合作伙伴和客户的其他...
而在 2022 年的今天，受限于上海中心城区的交通拥挤、办公室租金高昂或者缺少盖楼的地皮、半导体产业集中度低、年轻的半导体工程师们大...
SpinalHDL是一种基于scala的硬件描述语言，能够提供更高级别的参数化和抽象能力。它解决了Verilog的痛点，并且和传统的IC-flow和谐共存...
本公开课为极术社区基于安谋科技星辰“STAR-MC1”处理器的芯片公开课系列之一。本次由专注中高端MCU研发的本土集成电路设计企业上海航芯市...
HotChips全称为A Symposium on High Performance Chips，每年8月份举行。不同于其他会议以学术研究前沿为主，HotChips是一场产业界的盛...
UART是通用异步收发器，全称为Universal Asynchronous Receiver and Transmitter，属于异步串口通信协议的一种，能够灵活进行全双工数据...
学过一门计算机系统结构相关的课（微电子专业），上过这课的同学应该都“深（yi）有（yan）体（nan）会（jin）”。我一直认为学习新事物需...
要想深入理解Verilog就必须正视Verilog语言同时具备硬件特性和软件特性。在当下的教学过程中，教师和教材都过于强调Verilog语言的硬件特...
• ICASSP 2022 | 前沿音视频成果分享：基于可变形卷积的压缩视频质量增强网络阿里云视频云视频编码与增强技术团队最新研究成果论文《基...
