索尼在音频行业的成就相信大家都有目共睹，索尼HT-Z9F音响系统是持续热卖的产品，这套音响系统由一个中置回音壁以及一个重低音音箱组成...
处理器架构模型用来在设计初期进行需求分析和设计方案评估，是架构设计阶段必须的工具。架构模型的开发也同样是一项严格的软件开发工作...
当一个单输入单输出的组合逻辑，满足输出与输入反相时，将输出与输入短接后便形成了一个环形振荡器，能够在没有外部时钟驱动的条件下自...
在前两篇专栏文章中介绍到了当前集成电路老化监测、缓和与自适应的手段，其中最主要的就是In-Situ Sensors（原位传感器）方法，通过在目...
在网络模型中，物理层是信息传输的基础和载体，主要作用是实现信号在物理介质上的可靠传输。而要实现信号在物理介质上的可靠传输就涉及...
说的网络分层模型，想必现在但凡有点网络常识的学生都应该知道。多年来通信专业的教育给我留下的最深刻的烙印就是我可以对ISO提出的OSI...
晶体管的老化效应主要是HCI与NBTI已经是无需争论的事实，而HCI在电路中主要受到信号翻转率（SA，Switch Activity）的影响，而NBTI主要受...
ISSCC全称为IEEE International Solid-State Circuits Conference（国际固态电路会议），被誉为集成电路领域的"奥林匹克"。会上开放大量...
FPGA最初只是作为一种“粘合逻辑”，来实现不同芯片之间的连接和扩展。随着FPGA规模的扩大，其内部具备的查找表、乘法器、嵌入式存储器等...
瑞芯微技术研发直播 收看指南： 1️. 先报名再学习，报名链接：[链接] ️2. 报名后需等待审核，审核通过后即可收看直播，直播链接：[链接]...
实验前请点击获取配套资料关于LAB4：本实验对应实验指导书的第 7 章 "数据存储器与流水灯外设"本实验将以键盘模块实验为基础, 了解 CPU ...
实验前请点击获取配套资料关于LAB4：本实验对应实验指导书的第 7 章 "数据存储器与流水灯外设"本实验将以键盘模块实验为基础, 了解 CPU ...
做FPGA开发的一般都不会使用IDE环境自带的编辑器，一是因为界面不够美观，二是自动补全功能不够完善，编码效率太低。而我经常使用的是No...
需要对输入Verilog或VHDL的设计进行仿真，以检查设计的功能正确性。对于HDL RTL功能，需要使用不可综合的Verilog结构编写测试台。
在上一篇文章中，介绍了二进制转十进制电路的实现，其文章链接如下：[走近FPGA]之二进制转BCD码本文的所有实例都使用硬木课堂Xilinx Art...
在上一篇文章中介绍了数码管如何在FPGA开发板上实现动态显示，其文章链接如下：[走近FPGA]之数码管动态显示本文的所有实例都使用硬木课...
本文为集创赛培训系列之八，由第五届集创赛Arm杯企业赛道一等奖获得者，2022第六届集创赛安谋科技杯杯赛助理甘云汉分享。本次授课对象为...
EXTI是外部中断/事件控制器，包含多个边沿检测器，通过检测I/O端口的电平变化判断是否产生中断/事件请求。
本文讨论的是基于ARM IP的大规模SoC中的电源（时钟，复位等）管理，适用于众核处理器，手机SoC，汽车SoC等等。如果是小规模的设计可能就...
使用Verilog可以方便地实现复杂的设计。现在，设计复杂性增加，设计需要针对低功率、高速和最小面积进行优化~
