在早期的计算机系统中，多数外围设备使用并行总线结构。这些总线包括PCI和PATA(并行ATA)。当通信速率较低时，并行总线结构可以设计得非...
今天开始会陆续介绍一些优秀的开源项目，项目基本都是和FPGA或HDL相关的。对于一些找工作或者急需项目经验的人来说，这些项目都有一定的...
一个UVM testbench是由从uvm_component基类扩展出来的对象构建的。当创建一个uvm_component对象时，它将成为testbench 层次结构的一部分...
首先我们需要知道通信的双方都是要有通信接口的，另外需要商议好的通信方式， UVM 也是这样做的，其定义了三种通信接口和三种通信方式，...
执笔/白山头经常在解决问题的过程中，会有一些自我感觉还不错的方法。我希望能够把这些方法共享出来，起到抛砖引玉的作用。废话不多说，...
用于向 DUT 输入测试激励，满足 DUT 对时序的要求。典型的 driver 重复地接收数据项并将其驱动给 DUT**。例如， driver 在一段时钟周期...
[链接] Open Cores Repository. The Open Cores web site seems to be the central repository for a wide variety of computer periphe...
布局布线后，点击“Chip Planner”，Chip Planner打开后可以看到在版图模型中有一个块蓝色区域的颜色变深，说明有该区域的资源被占用，我...
本文章是关于ADC/DAC设计经典问答，涵盖时钟占空比、共模电压、增益误差、微分相位误差、互调失真等常见问题。
基辛格本人是架构师出身，他不仅是英特尔80486处理器原型的架构师，领导了14种不同微处理器的开发项目，还在酷睿和至强产品系列的成功中...
之前在公司负责制定代码规范，费了九牛二虎之力，终于整理出来一份文档。由于保密规定的缘故，无法与大家直接分享这份文档。但是，文档...
下面我们用三种方法去实现inout，先说明一下，第一种方法的结果与其他两种方法不一样，估计有问题，不推荐使用。
杯赛题目：海云捷迅杯——基于FPGA C5Soc的MobileNetV1 SSD目标检测方案设计设计任务：
将Systemverilog中的数组和队列拿出来单独讲，是因为相对于其他的数据类型，数组和队列与 C 语言和 Verilog 语言的数组有着不同的特性。...
一次酒局，听业内某位DFT 大拿讲DFT 技术革新：先是感慨近几年工艺跟设计踏着一个又一个技术热点或噱头『突飞猛进』，以致整个数字实现...
SV 开辟了一条可以将 SV 和 C 语言结合在一起的新途径，通过使用 DPI 的导入声明， SV 语言中可以方便地调用一个 C 函数。同样 SV 中的...
在一些应用中，两个电路模块交界处，一个电路模块的输出数据位宽大于另一个模块的输入数据位宽，此时需要进行数据转换。例如，在SATA控...
参赛单位：东南大学队伍名称：Hey Siri指导老师：刘波参赛队员：钱俊逸、张人元、王梓羽总决赛奖项：全国一等奖
随着移动办公、远程会议成为常态化工作模式，具备长续航、护眼及高效记录性能的电子纸智能办公本受到了更多用户的关注，产品在屏幕尺寸...
