FPGA实现SDI视频编解码目前有两种方案：一是使用专用编解码芯片，比如典型的接收器GS2971，发送器GS2972，优点是简单，比如GS2971直接将...
在systemverilog中，net用于对电路中连线进行建模，driving strength(驱动强度)可以让net变量值的建模更加精确。net变量拥有4态逻辑值(0...
本设计采用OV5640摄像头MIPI模式作为输入，分辨率为1280x720@60Hz，MIPI解码方案采用Xilinx官方提供的MIPI CSI-2 RX Subsystem IP解码MI...
FPGA解码MIPI视频 OV5647 2line CSI2 720P分辨率采集 提供工程源码和技术支持
FPGA图像采集领域目前协议最复杂、技术难度最高的应该就是MIPI协议了，MIPI解码难度之高，令无数英雄竞折腰，以至于Xilinx官方不得不推...
Xilinx Artix7 系列FPGA纯verilog图像缩放，工程项目解决方案，提供4套工程源码和技术支持
constraints可以是任何包括整型variables或整型constant的expression，如：bit, reg, logic, integer, enum, packed, struct.
class里面包含data和对data进行操作的subroutines(functions and tasks)。class的data称为class properties，subroutines称为methods。...
Dynamic arrary是unpacked array，它的size是在run time时是可以改变的。动态数组的大小是通过new或者assignment来获得的。
我的理解data type是类似于class type，然后data object是类似于class object，相当于一个entity。所以data type可以用于声明data objec...
class里面包含data和对data进行操作的subroutines(functions and tasks)。class的data称为class properties，subroutines称为methods。...
Logical equality：==, !=，该运算符中如果运算数包含有x/z态，那么结果就是x态。只有在两边的bit都不包含x/z态，最终结果才会为0(False...
Clocking block可以将timing和synchronization detail从testbench的structural、functional和procedural elements中分离出来，因此sampl...
Logical equality：==, !=，该运算符中如果运算数包含有x/z态，那么结果就是x态。只有在两边的bit都不包含x/z态，最终结果才会为0(False...
这里所说的VIP指的就是Verification IP（验证IP），做芯片设计和验证的朋友都很熟悉。关于VIP在芯片验证过程中的重要性，我就不啰嗦了，...
在计算机硬件（特别是集成电路）和软件系统的设计过程中，形式验证的含义是根据某个或某些形式规范或属性，使用数学的方法证明其正确性...
前段时间听了百度技术培训中心章淼博士讲的《代码的艺术》直播课，章老师是业界大牛，课讲得娓娓道来，内容很丰富，很多点都戳到了我以...
1.前言bind是systemverilog中一个重要的知识点，很多时候能够在验证中发挥重要的作用，今天就针对这个知识点做一个梳理，希望能帮助到大...
前言众所周知，在传统的测试平台中，通常在完成复位、配置、数据传输和自动检查等所有步骤后，通过调用verilog的系统函数$finish来结束...
当今的SoC芯片，普遍包含大量的工业标准接口同外围设备相连。 在验证设计过程中，这些接口被用于和测试testbench相连接。这些沟通桥梁，...
