[持续演进]资料整理：可以学习 N 小时的 DDR

​

目录

一起随笔者学习 DDR 吧，目前主要涉及的是 PCDDR，还没有接触 LPDDR。

专栏

存储的故事

知乎专栏 《存储的故事》：用 0 和 1 记录这世界的漫漫长夜。

文章

DDR 原理

LogicJitterGibbs：译文：DDR4 - Initialization, Training and Calibration

LogicJitterGibbs：译文： DDR4 SDRAM - Understanding the Basics（上）

LogicJitterGibbs：译文： DDR4 SDRAM - Understanding the Basics（下）

DDR 协议学习

LogicJitterGibbs：DDR 学习时间 (Part B - 1)：DRAM 刷新

LogicJitterGibbs：DDR 学习时间 (Part B - 2)：DRAM 自刷新

LogicJitterGibbs：DDR 学习时间 (Part B - 3)：Write Leveling

LogicJitterGibbs：DDR 学习时间 (Part B - 4)：DRAM 上电与复位初始化

LogicJitterGibbs：译文：DDR4 SDRAM - Understanding Timing Parameters

DDR 相关 IP 实现

LogicJitterGibbs：DDR 学习时间 (Part A - 1)：一篇 2002 年的 DDR 控制器设计硕士论文

LogicJitterGibbs：一图了解 DDR IP 主要厂商

一种数字delayline的设计方案 原作者：七点班车；原载于：IC小迷弟 公众号

DDR 调试与测试

LogicJitterGibbs：DDR 学习时间 (Part Z - 1)：芯片设计中的 DDR 模型杂谈

LogicJitterGibbs：DDR 学习时间 (Part D - 1)：[TL]DDR调试与兼容性验证系列讲座(一)

DDR 性能分析与调优

学习笔记分享

作者：LogicJitterGibbs
文章来源：知乎

《PCI Express Technology 3.0》翻译系列

• PCI Express Technology 3.0 链路初始化与训练 7 L0 状态
• PCI Express Technology 3.0 链路初始化与训练 Configuration
• PCI Express Technology 3.0: 链路初始化与训练 3-4 节
• PCI Express Technology 3.0 : 链路初始化与训练 1-2 节
• 《PCI Express Technology 3.0》Chapter 5
• PCI Express Technology 3.0:Chapter 1 Background/背景
• PCI Express Technology 3.0:PCIe体系结构概述 2.1 节
• PCI Express Technology 3.0:PCIe体系结构概述 2.2-2.3
• PCI Express Technology 3.0:PCIe体系结构概述 2.2-2.3 节（完）

更多IC设计技术干货请关注FPGA的逻辑技术专栏。欢迎添加极术小姐姐微信（id:aijishu20)加入技术交流群，请备注研究方向。