集微网（文/Kelven）在集微网举行的第十期龙门阵当中，以“异构计算带来智能互联的下一个黄金十年”为主题，英特尔中国研究院院长宋继强作...
本节描述系统一致性接口信号，用于控制RN-F是否支持Coherency和DVMdomain，以及RN-D是否支持DVM domain。作者：谷公子
sv中，变量定义，要放在程序的最开头。比如如下：这样，编译才能成功。但是如果，变量定义没有放在最前面，而是放到了赋值语句之后，就...
INI文件是一个无固定标准格式的配置文件。它以简单的文字与简单的结构组成，常常使用在Windows操作系统，或是其他操作系统上，许多程序...
集微网（文/Kelven）自2014年《国家集成电路产业发展推进纲要》出台以来，政策的支持使得半导体行业飞速发展。从2015年开始，行业规模增...
svlib中，提供了Regex类，来实现正则表达式。该类的new方法，是protected修饰的，所以该类不能通过new方法，创建对象。text：正则表达式
一、文件结构体对于文件，svlib提供了一个结构体sys_fileStat_s，来管理文件的属性。二、文件操作方法1. sys_fileStat函数原型：传入两...
1) VD[23:0] 24根数据线，用来传输图像信息2) HSYNC(水平同步信号)3) VSYNC(垂直同步信号)：时序信号线，为了让LCD能够正常显示给的控制...
【嘉德点评】粤芯在未来将聚焦于以生物检测芯片、视频监控摄像头芯片、红外测温芯片为代表的生物安全领域，弥补国产芯片制造业的短板。
使用命令 ， imc -exec commandfile 就可以启动imc的命令行程序，然后自动执行commandfile的内容，并退出。
在ASIC设计的早期，逻辑设计师使用原理图或电路编辑工具设计电路。随后，出现了两种硬件描述语言：VHDL、Verilog
一、svlibsvlib，是一个开源的systemverilog的工具库。a programmer’s utility library for systemverilog官方网站这个开源库中，实现了...
输入输出pad是ASIC后端设计中很重要的单元之一。I / O pad电路将ASIC core逻辑中使用的信号电平转换为ASIC外部的信号电平。同样，I / O ...
Google在近期搞了个芯片业的大新闻，也就是和工艺代工厂SKYWATER合作，开源了后者的Sky130 Hybrid 180nm/130nm 的PDK（Process Design K...
专用集成电路（ASIC）的数字后端设计需要各种类型的库。库是物理版图、抽象视图、时序和功能模型、晶体管电路描述的集合。
设计约束是ASIC电路设计规范的一种表达形式，在逻辑综合或者物理综合期间施加到设计。每个工具都试图满足两种设计约束：1、时序约束2、...
在floorplan时，需要进行宏模块placement。 这些宏模块可能是存储器或者模拟模块。在层次化物理设计中也可能是单独布局布线的子模块。 ...
标准单元placement是ASIC物理设计中非常重要的阶段。标准单元placement的目标是将ASIC设计中的标准单元映射到core区域中标准单元placeme...
对于core逻辑，有电源和接地环围绕着core。 顶部和底部使用水平金属层，左边和右边使用垂直金属层。这些垂直和水平金属用通孔(via)进行...
集微网（文/Kelven）潮涨潮退，千禧年伊始中美蜜月的20年已过，美国对中国全面对抗的基调短期内是不会改变。在这一大环境下，以华为为代...
