对于core逻辑，有电源和接地环围绕着core。 顶部和底部使用水平金属层，左边和右边使用垂直金属层。这些垂直和水平金属用通孔(via)进行...
集微网（文/Kelven）潮涨潮退，千禧年伊始中美蜜月的20年已过，美国对中国全面对抗的基调短期内是不会改变。在这一大环境下，以华为为代...
在数字物理设计流程中需要对多个目标进行优化，包括面积，走线长度和功耗，以及需要确保物理实现之后的网表满足设计的时序要求。
irun支持MSIE编译，MSIE的全称是 multi-snapshot incremental elaboration。将多个编译好的snapshot，组合成一个最终的snapshot，去仿真。
所验证的DUT，以及搭建的验证环境，是根据testbench.in网站上的systemverilog的demo来搭建的。demo的网站如下：
在“牵手”15年之后，苹果再次与英特尔上演“分手总是难免的”戏码。苹果自研Mac芯片在2020年全球开发者大会（WWDC20）上落了“实锤”，正式公...
vsif（verification session input format file），是vmanager启动一个session，必备的一个文件，该文件，指定了待运行的test。vmanager...
通过vmanager连上server，可以查看各个client运行的session，以及分析run的结果，metric，反标vplan。如果只是想看结果，那就要每次启动...
最近看到一篇非常好的文章，是关于一个外国团队做了不同数字芯片实现工具的效果比较，更确切的说是Cadence和Synopsys全系列的Digital Im...
今天想和大家聊聊一种比较特别的功耗控制方法：Body Bias。由于它会涉及一些半导体器件的相关知识，我们尽量详细地从基础上向大家介绍它...
根据状态，判断，是否收敛，如果收敛，那么验证就结束了，可以signoff，如果验证没有收敛，那么就重新运行回归。
上篇文章我们讲到开源RISC-V处理器蜂鸟E203的综合之前的准备工作，包括设计的修改，floorplan def的生成，综合流程、策略和约束的设置等...
在低功耗设计领域，最有效的降低功耗的手段莫过于电源关断了。其原因在于不论多低的电压，多小的电流，多慢的速度抑或多小的leakage，都...
Multi-bit cells作为一种控制功耗的手段已经广泛应用于大量的芯片设计中，各种EDA工具中也提供了广泛而完善的支持。今天我们将对这种cel...
文件中，定义了使用typedef定义了uvm_hdl_data_t类型，其实就是大小为1024bit的数据。
大多数低功耗设计手法在严格意义上说并不是由后端控制的，Clock Gating也不例外。在一颗芯片中，绝大多数的Clock Gating都是前端设计者...
最近大半年IC行业的招聘市场比较动荡，不少新创公司高薪挖人，加上一些原本有成熟产品的企业也开始拉队伍自研芯片，开出了不菲的offer，...
最近开始做一个7nm的项目，发现对于后端来说，有一些东西和之前的工艺有些不同，因此希望借此机会和大家分享一下。
简而言之，OCV是由于芯片上因工艺(Process)、电压(Voltage)、温度(Temperature)而导致的各种误差而加入的余量，而AOCV在考虑到实际误差...
还在烦恼IC设计中的OCV、AOCV、POCV、SOCV和LVF傻傻分不清？今天我们就来逐个谈谈它们究竟是什么东西。
