大家还记得那块，被RISC-V官方点赞过的开发板吗？ 今天我们，再来介绍一下这块开发板 不好意思，搞错了 是介绍另一块和它长得很像的开发...
本文是读《Formal Verification An Essential Toolkit for Modern VLSI Design》第四章，做的一些笔记。
芯片巨头、创业公司纷纷下注。作者 | 范文婧编辑 | 赵健Chiplet是今年芯片领域最火的概念。海外巨头们的新产品纷纷提及Chiplet。在9月初...
本文是读《Formal Verification An Essential Toolkit for Modern VLSI Design》第三章，做的一些笔记。
众所周知，树莓派诞生之初时的设计有四大要点一个可编程的硬件（功能很强）√足够有趣，能吸引年轻人（可玩性确实高）√能反复扔进书包，...
在DDR5内存刚成为主流不久，如今三星又已经率先开始了下一代DDR6内存的早期开发，并预计在2024年之前完成设计。
XGBoost（eXtreme Gradient Boosting）是一个在Gradient Boosting Decision Tree（GBDT）框架下的开源机器学习库（[链接]）。XGBoost用...
原文 519 页图 14-6 展示了 LTSSM 和链路训练的高层次抽象结构。每个 LTSSM 的状态中又划分为若干子状态。在基础复位（Fundmental Reset...
CXL.cache协议将设备和主机之间的交互定义为多个请求，每个请求至少有一条相关的响应消息，有时还有数据传输。该接口在每个方向上由三个...
上一章描述了物理层与链路之间的电气接口，包括差分发送端与接收端的一些特性的细节。同时也讨论了信号均衡的需求以及均衡的方法。上一...
CSK6 是聆思科技新一代的 AI 芯片 SoC 产品系列，采用多核异构架构，集成了 “星辰” ARM Star MCU、HiFi4 DSP以及聆思全新设计的 AI 神经...
SDK切换存储介质需要修改board.dts、sys_config.fex、内核配置、TINA系统配置。另外，在spinor 存储介质下，通过 u-boot-sun8iw21p1.bin...
第 422 页的图 12-10 展示了支持 Gen3 速率的物理层传输逻辑的概念框图。整体设计与 Gen2 非常相似，所以没有必要再去重复讨论所有细节...
上一章介绍了物理层的 Gen1/Gen2 逻辑子模块。该层为串行传输和恢复准备数据包，并详细描述了完成这一任务所需的几个步骤。本章涵盖了与...
之前在github（[链接]）上整理了一些开源的芯片类的项目，收获了很多人的点赞。这里再次拿出来分享给大家一起学习，共同进步，也欢迎大...
企查查数据显示，我国现存芯片相关企业14.29万家。2022年上半年，我国新增芯片相关企业3.08万家。
Verilog提供了reg和wire数据类型，但是对于功能验证来说远远不够，所以SystemVerilog提供了很多更加丰富的数据类型，下面将一一介绍。
近日，瑞芯微Toybrick面向个人发烧友、开发者推出基于新一代旗舰芯片RK3588的开源开发板TB-RK3588X，支持Android、Linux系统。采用核心...
CXL.io为IO设备提供非一致性的load/strore接口。事务类型、事务数据包格式、信用流量控制、虚拟通道管理、事务顺序的规则等遵循PCIe协议...
covergroup’可以在“package’”、“module’”、“program’”、“interface’ ”和“class’”中定义。
