系统总览RapidIO标准分为三层：逻辑，传输和物理。逻辑层定义整体协议和数据包格式。这是端点启动和完成事务（transaction）所必需的信...
在过去的50到60年中，检错与纠错技术有了长足的发展。现今我们对检错和纠错理论有了更好的理解，并且该理论还在不断的发展。编码理论已...
System Generator从入门到放弃(九)-利用Vivado HLS block实现Vivado HLS调用C/C++代码
芯片按照典型应用场景，通常可以分为消费级、工业级、车规级和军工级四个等级，其要求依次为军工>车规>工业>消费。
趁着前段时间两家PCB厂家打价格战，一天之内，多次降价，看着真是热闹。捷配降到最低3元一款，而嘉立创降到最低5元一款，都是顺丰包邮，...
扰码可以对原始的用户数据进行扰乱，得到随机化的用户数据。发送电路在发送数据前先对数据进行随机扰乱，接收电路使用相同的扰乱算法重...
文章目录1、简介2、创建时钟域层次结构3、创建异步通道3、指定时钟域System Generator是Xilinx公司进行数字信号处理开发的一种设计工具...
本期我们基于DDR 测试方案提供商：Teledyne Lecroy 关于 DDR 调试与兼容性验证的系列讲座来学习 DDR 测试与调试相关的知识。
System Generator从入门到放弃(七)-不同溢出与量化方式的对比 1、简介 2、溢出（Overflow）方式对比 3、量化（Quantization）方式对比
毫无疑问，在芯片验证中遗漏bug既耗时又耗钱。常常有些团队不遵循良好的验证意识，导致验证项目失败。下面列出了芯片研发团队常犯的一些...
System Generator从入门到放弃(六)-利用Vivado HLS block实现Vivado HLS调用C/C++代码
目前大多数FPGA都有内嵌的块RAM(Block RAM)，可以将其灵活地配置成单端口RAM(DPRAM，Single Port RAM)、双端口RAM(DPRAM，Double Ports ...
在数字芯片中很多事情都可以称之为verificaiton，例如functional verificationtiming verificationtest verification一般在中文里面为了...
接上文System Generator从入门到放弃(四)-利用MCode调用MATLAB代码文章目录System Generator从入门到放弃(五)-Black Box调用HDL代码一、...
一些团队中的工程师既担任设计又担任验证，在编写HDL后顺便执行验证。而另外的一些团队使用独立的验证团队，相比设计人员同时扮演双重角...
LFSR(线性反馈移位寄存器）用于产生可重复的伪随机序列PRBS，该电路由n级触发器和一些异或门组成。在每个时钟周期内，新的输入值会被反...
接上文System Generator从入门到放弃(三)-Digital Filter文章目录一、利用MCode调用MATLAB代码1、简介2、本设计使用到的block3、Generat...
验证工程师对于设计的理解分为两次层次，规格级别（ specification level ）和RTL实现级别（implementation level ）
ChipScope是一个非常好用的调试工具，可以实时查看FPGA内部信号的状态，设置触发信号，抓取一定时间范围的波形，截图的方式保存下来，不...
RISC 处理器是基于其指令集和哈佛型数据通路结构设计的。然后，RISC 处理器在Verilog 中实现并使用 Xilinx ISIM 进行验证。
