由于项目中经常会涉及到总线的内容，想在AHB上挂一个SRAM和flash，我们从AMBA总线入手，从时序入手吧AMBA总线理解一遍。而这之中我们主...
最近在做项目中遇到了一个问题，首先我们知道信号的边缘不会像我们想要的那么陡峭，而且不会像我们想的一样准时到达。作者：Trustintrut...
By the way，MicroSemi 的全球客户支持不错，在他们网站留下问题，会有专门的工程师邮件联系你帮助解决问题。比某 X 家的论坛发帖效率高...
在说数字通路之前，我们先对几个基础模块进行设计。（说实话，控制信号太多了导致篇幅太长了，经咨询决定数据通路及控制都交给下篇）
网上有许多教程写CPU的，但是我也是纠结了许久要不要做这一期CPU。最后还是决定做CPU，毕竟CPU是一个又装逼又不像图像处理要过多的数学...
说完了通信，我们为了后面的想讲图像处理的东西，所以先打一个基础，讲一讲VGA接口。首先预告一下，这是初始部分倒数第二个模块讲解，最...
今天我们开始FPGA最初的小工程：如何使用板卡实现简单的UART通信。（结尾送源码）作者：Trustintruth来源：[链接]
已将openwifi平台扩展到Xilinx ZCU102开发板（四核ARM Cortex-A53 1.2GHz，Zynq MPSoC芯片）花费了一个多月的时间。我原以为只需要1到2...
去年openwifi项目（[链接]）发布后，获得大量关注的同时，也欣喜的看到好多人已经自己跑通了openwifi的demo，并且开始使用。
这是openwifi的第二个release。太原这个代号是由我们内部的开发者刘薇命名的。根据前期内部开发情况，前三个release将分别由我，刘薇，M...
FOSDEM：[链接] Free and Open source Software Developers' European Meeting 自由和开源软件开发者欧洲会议。每年都会在比利时首都布...
作者：李凡来源：[链接]在前一篇基础篇的文章中，我们对 DataMover 这一 IP 有了基础的认识，本文我们将会进一步了解 TA。
DataMover 是 DMA 的一种形式。Direct Memory Access 对我们来说是一个更熟悉的名字。在不需要 CPU 干预的情况下，DMA 可以进行数据的搬...
testbench 是什么，Vivado 会告诉你就是一个普通的 v 文件。在这个 v 文件中，实例化需要被测试的模块，然后写一些激励语句：
近来笔者成为了一名 Modelsim 的重度使用者，每日忙于鼠标操作，颇感手指之疲劳。今日终于知道了 光标定位到信号下一边沿 的快捷键，与...
Always Blocks顾名思义，always语句块会always执行，不像initial 语句块只在仿真开始时执行一次。always语句块还有一个敏感列表，其告诉...
比如仿真修改源文件或者 testbench 时，不能通过重新 run do 文件来 relaunch 设计。需要基于生成的 xx\_compile.do 制作一个 do 文件来...
Verilog中的if, else, repeat, while, for, case看起来完全像C语言！
每个Verilog初学者的梦想是在一天内理解它，至少到达足够使用的程度。接下来的Verilog Basics的几篇文章将会让这个梦想成为现实。
Modelsim 的默认黑绿配色久经考验，黑色的背景最大程度上保护了日夜工作 · FPGAer 的视力，绿色的波形是那么出跳，看得久了，鲜艳而不失...
