本系列连载于 OpenIC SIG，除了 DDR 学习时间专栏外，OICG 目前正在陆续上线 HDLBits 中文导学的优化版本，欢迎关注/支持/加入我们
CXL.io链路层充当CXL.io事务层和Flex Bus物理层之间的中间层。其主要职责是提供可靠的机制，用于在链路上的两个组件之间交换事务层数据...
本期我们基于DDR 测试方案提供商：Teledyne Lecroy 关于 DDR 调试与兼容性验证的系列讲座来学习 DDR 测试与调试相关的知识。
我们在前文中多次提及一些和链路初始化和训练相关的配置寄存器（Configuration Register），在这一节我们将对它们做一番总结。
更新一代的 PCIe 协议以更高的速率和更宽的链路提供了比早先版本更高的性能，但也消耗了更多功耗。所以，2.0 协议的作者提出了另一种电...
OCC，On-chip Clock Controllers，片上时钟控制器，也被称为 SCC，Scan Clock Controllers。OCC 是插入到 SoC 中的时钟控制逻辑，用于硅...
在过去的一年（2022年），软硬件融合公众号的很多文章，都围绕着“超异构计算”这个重要的主题展开。也和很多朋友交流超异构计算相关的话...
如果电路设计中只考虑电路的功能性，而没有考虑可测试性，那么需要更改时钟架构，才能支持 Scan 相关测试的运行。本文将以修改一个非常...
上一章节讨论了用于支持 QoS（Quality of Service）的机制，并描述了对网络结构中传输的不同数据包的传输时间和带宽进行控制的意义。这...
摄像头是如何获取彩色图片的？先和大家说下CMOS图像传感器的工作原理。下图是一个CMOS传感器典型电路，4T-APS电路图。该电路实现了光电...
CSK6开发工具介绍SK6开发实践指南系列视频迎来更新啦！《CSK6开发工具介绍》上线咯！本次课程由聆思科技产品经理王志彬讲解，通过本课程...
芯片制造厂家的工艺一般多多少少会导致芯片存在一些缺陷（defects），这些缺陷通常被称为故障（fault）。如果有详细定义的测试流程能够...
差分放大器的原理是，不是将增益施加到一个输入信号，而是施加到两个输入信号之间的差值。这意味着差分放大器可以自然地消除两个输入信...
假设这么一个调试场景，我们出于调试需求，需要 JTAG 能够访问并修改设计中一个 3 比特位宽的控制信号。在正常的 functional 模式中，该...
指令寄存器的目的是通过 TDI 信号移入指令。另外，指令寄存器还可以在新指令完全移入之前，存储当前的指令。
TAP 是 JTAG 总线的控制接口。IEEE 标准定义了四个强制的 TAP 信号以及一个可选的 TAP 信号。
想不想一夜暴富？拥有很多很多钱，买很多很多房，工作也不忙，无压力，不用亲自Coding和Debug，还有大把大把的时间在CSDN上挥霍...... ...
作用：在多处理器系统中，为调度提供一个额外的PE（process element）识别机制属性：MPIDR_EL1是一个64位的寄存器域值：[63:40]：Reserv...
JTAG 是 Joint Test Action Group 的缩写，指的是开发 IEEE 1149.1 标准的开发小组。
2022年年底高通第二代骁龙8和联发科天玑9200两颗旗舰手机芯片的发布，一定程度上改变了不少消费者对于“安卓芯片”的固有认知。
