PHY Interface For the PCI Express, SATA, and USB 3.1 Architectures
我们上一节谈到使用 DMA（直接内存访问）的好处已经变得显而易见。到了这一步，我们留下了人类长期以来一直在思考的问题：DMA到底是什么？
PHY Interface For the PCI Express, SATA, and USB 3.1 Architectures
协议规范定义了流量控制机制所要求的寄存器、计数器，以及一系列的机制用于报告（reporting）、追踪（tracking）和计算（calculating）...
CCIX是一种能够将两个或两个以上器件通过缓存一致性的方式来共享数据的芯片间互联技术。CCIX旨在简化异构系统的架构设计，同时基于不同...
上一章节讨论了主要的三种类型的数据包：TLP 事务层包（Transaction Layer Packets）、DLLP 数据链路层包（Data Link Layer Packets）、...
极术读书是极术社区推出的读书栏目。极术读书专栏定期推荐嵌入式，人工智能，物联网，云计算，安全，半导体等智能计算领域的图书及技术...
新一届的 Google I/O 2022 于北京时间 5 月 12 日凌晨开启。在长达两小时的主题演讲中，我们收获了关于软件和硬件、技术和产品的诸多更新。
在本节中，将会描述用来构成具体的一些事物类型的 TLP 3DW Header 和 4DW Header。许多通用的字段就如前文所述，因此我们把重点放在那些...
模块定义包括一个端口列表，该列表用括号括起来。端口用于将数据传入或传出模块。模块可以有四种类型的端口：输入、输出、双向输入输出...
上一章描述了一个 Function 通过 BARs 请求地址空间（内存地址空间或 IO 地址空间）的目的和方法，还描述了软件如何配置 Bridge 的 Base...
哈喽，大家好，我是酒酒，酒酒自学互联网和IC，并拿到20个offer及50W+offer,由于关注酒酒公众号的有CS和IC的，所以本篇是IC的~
之前的几篇文章主要集中在 Zynq SoC 的处理系统 (PS) 方面，包括：使用 MIO 和 EMIOZynq SoC 的中断结构Zynq 私有定时器和看门狗Zynq So...
2022年以来，在科创板上市的芯片新股频频破发。在上市的17只芯片新股中，11只破发，占比60%。网友也对此总结了三方面原因，一是破发的这...
最近公司在进行FPGA国产化方案的准备工作，正在做市场的调研，也约了国内几家FPGA厂商的市场工程师来交流。
Keep Knowledge in Plain TextUse the Power of Command ShellsUse a Single Editor WellAlways Use Source Code ControlLearn a Text M...
在早些年前，一个中央处理器（CPU）里面只有一个处理器核（Core）。那时候CPU的性能提升主要靠的是提升处理器工作主频。定性分析，我们...
之前重点介绍了 Zynq All Programmable SoC 处理器系统 (PS) 中可用的私有定时器和看门狗。Zynq SoC 的 PS 还包含两个三重定时器计数器 ...
大家好，我是狒哥，欢迎继续收看E企研究院“超A服务器”开箱鉴赏系列。上一集我们围绕“全能选手”——2U通用型服务器，领略了计算、存储、扩...
我们都知道，最近关于芯片设计与制造的话题，依然占据着人们的茶前饭后时间，敌人的围追堵截，使我们丢弃幻想，奋起抗争。在我们的工作...
