《clock gating | 从ICG cell 在 library 中的定义说起》陈述了clock gating 在library 中的描述，本文捋一捋综合时clock gating 的插入...
温故知新，如果你是初次阅读该系列，建议先阅读一下《论形式验证 | LEC Jumpstart》《论形式验证 | 撸 LEC flow》《论形式验证 | KeyPoi...
Clock gating 应该算得上IC界十大高频词汇，也是Icer 入行之初最早接触的重要概念之一，但是它并不简单。在数字电路整个设计流程中，它...
LEC 起了头之后，本想着是一气儿写下去，怎奈经常会有小姐姐小哥哥蹦出来，一起愉快地讨论了别的问题，于是拐过去哼哧哼哧的写了旁的，...
内容预警：本文仅从技术方面讨论数字后端新人的成长建议，部分观点包含作者的主观感受，如有不同意见欢迎留言讨论！文章较长需要些时间...
在对两个设计做等效性检查的时候，LEC 首先会将两个设计分别切分成由『组合逻辑锥』+ 『KeyPoint』的集合，然后对两个设计中的KeyPoint ...
先吐个槽，数字前端AE 生存环境实属恶劣，按理说AE 只要解决工具端的问题即可，可现实中经常被揪住讨论SDC 如何设置，power 估算该用哪...
ScanDEF 用于记录Scan chain 的信息，以在不同的工具中传递，如ATPG 工具跟P&R 工具。目前常用的ScanDEF 版本是5.5，其格式如下：
Post-Mask ECO 就是不动base layer 只动金属层的ECO, Post-Mask ECO 可行的前提是设计里有足够的可供新功能实现的cell, 如Spare cell, F...
令人意外的是，7nm->5nm->3nm->2nm，摩尔定律还在前进。但从验证的角度来看，这并非好事。
前段时间有客户问到如何在Windows环境下基于Eclipse开发、调试MM32 MCU，经过尝试，现将环境搭建分享给大家。
This browser does not support music or audio playback. Please play it in Weixin or another browser. 北区楼四 刘昊霖 许久未更新...
A：T代表tighten，在rc的variation上的sigma分布比不带T的更紧，因此只能用于setup，hold不推荐。Appleto Apple地比较，T的variation更...
真是骑驴看唱本，想起一出是一出，STA 之前的若干文还没收尾，就又想挖一大坑。撩一把SI. 数字电路中的串扰，是个庞大艰深的话题，Signa...
在LEC 中，任何内部逻辑不需要验证的模块都被当做blackbox 处理，如RAM, ROM, analog module, behavioral module 等。LEC 完全不看black...
Zynq MPSoC是Zynq-7000 SoC（之后简称Zynq）的进化版本。Zynq是赛灵思发布的集成PL（FPGA）和PS设计的最早的一代产品。如图2.1所示，在...
在IC 圆桌派群，每每提及power 都会说到glitch power, 数字电路实现中有许多重名的概念，如DRC 可回顾《数字电路实现中的DRC》如Glitch.
应某友人要求，写一篇总结数字电路实现流程各个步骤的输入输出文件都有哪些。本文所有输入输出都基于Cadence 数字实现工具，其他厂家对...
题记：之前讲了这么多PR方面的东西，所有的方面几乎都讲到了。作者讲的都很简单，入门的东西，并没有涉及到很深的。不代表作者水平就这...
题外话：这个系列前面几篇文章，被大腿翻牌，同样的内容，大腿的阅读量瞬间过万，这件小事儿再次说明平台的重要性，同样的人事物，在不...
