调试指的是在遇到工程问题的时候，通过一些手段来进一步诊断问题原因，探索解决方法，最终使得系统功能正常运行的必要过程。
fork-join_none相信大家应该熟悉了，新来的朋友可以回顾下jerry之前的文章，就是之前jerry提到的那个“暴脾气”的哥们，他不会去等别人，...
本期我们学习新思的一篇关于 LPDDR4 多通道体系结构优化的白皮书。原文有官方的中文译文版本，本文在此基础上做一些翻译优化（原中文版...
最近在github上看到了一个很让人叹为观止的项目。作者通过显微镜摄取芯片ROM，将里面的二进制固件给还原了。搞芯片和BSP的朋友都知道这...
话说这个世界上只有三种编辑器，Vim , Emacs 和 其他编辑器，其中Vim被称作编辑器之神，Emacs被称其神的编辑器，当然，其他编辑器永远只...
FPGA实现SDI视频编解码目前有两种方案：一是使用专用编解码芯片，比如典型的接收器GS2971，发送器GS2972，优点是简单，比如GS2971接收器...
本操作教程是基于创龙教仪DSP教学实验箱：TL6748-PlusTEB操作录制的本教程的目的是了解信号抽样的基本内容，学习抽样信号的频谱变化，实...
FPGA实现SDI视频编解码目前有两种方案：一是使用专用编解码芯片，比如典型的接收器GS2971，发送器GS2972，优点是简单，比如GS2971接收器...
FPGA实现SDI视频编解码目前有两种方案：一是使用专用编解码芯片，比如典型的接收器GS2971，发送器GS2972，优点是简单，比如GS2971直接将...
在systemverilog中，net用于对电路中连线进行建模，driving strength(驱动强度)可以让net变量值的建模更加精确。net变量拥有4态逻辑值(0...
本设计采用OV5640摄像头MIPI模式作为输入，分辨率为1280x720@60Hz，MIPI解码方案采用Xilinx官方提供的MIPI CSI-2 RX Subsystem IP解码MI...
FPGA解码MIPI视频 OV5647 2line CSI2 720P分辨率采集 提供工程源码和技术支持
DC IVAC/ DC CIVAC指令用于将一个虚拟地址对应的cache line从data cache或是unified cache失效或清除失效到PoC点。N2 core硬件默认会将D...
FPGA图像采集领域目前协议最复杂、技术难度最高的应该就是MIPI协议了，MIPI解码难度之高，令无数英雄竞折腰，以至于Xilinx官方不得不推...
FPGA图像采集领域目前协议最复杂、技术难度最高的应该就是MIPI协议了，MIPI解码难度之高，令无数英雄竞折腰，以至于Xilinx官方不得不推...
FPGA解码 4K MIPI 视频 纯vhdl实现 CSI2 RX 采集OV13850，提供工程源码和技术支持
本文详细描述了FPGA实现图像去雾的实现设计方案，采用暗通道先验算法实现，并利用verilog并行执行的特点对算法进行了加速；本设计以HDMI...
Xilinx Artix7 系列FPGA纯verilog图像缩放，工程项目解决方案，提供4套工程源码和技术支持
最近有群友问我system Verilog 和C怎么交互，在网上搜了一圈发现资料比较少，今天这里就和大家讲讲system Verilog 和C的交互。话不多说...
constraints可以是任何包括整型variables或整型constant的expression，如：bit, reg, logic, integer, enum, packed, struct.
很多UVM用户平时更多的使用get_response()方式去获得uvm_driver的response，但get_response有些缺点：由于 get_response() 是一种阻塞方...
分享一篇我写的知识文章: [链接]问题SMMUv3硬件可以设计为：只有stage1地址转换支持只用stage2地址转换支持既支持stage1又支持stage2那...
class里面包含data和对data进行操作的subroutines(functions and tasks)。class的data称为class properties，subroutines称为methods。...
Dynamic arrary是unpacked array，它的size是在run time时是可以改变的。动态数组的大小是通过new或者assignment来获得的。
我的理解data type是类似于class type，然后data object是类似于class object，相当于一个entity。所以data type可以用于声明data objec...
class里面包含data和对data进行操作的subroutines(functions and tasks)。class的data称为class properties，subroutines称为methods。...
Logical equality：==, !=，该运算符中如果运算数包含有x/z态，那么结果就是x态。只有在两边的bit都不包含x/z态，最终结果才会为0(False...
Clocking block可以将timing和synchronization detail从testbench的structural、functional和procedural elements中分离出来，因此sampl...
Logical equality：==, !=，该运算符中如果运算数包含有x/z态，那么结果就是x态。只有在两边的bit都不包含x/z态，最终结果才会为0(False...
假如用以下两种方式启动sequence，方法1用sequence的start()方法启动seq1，方法2用UVM的default_sequence机制启动seq2。那么seq1和seq2...
开发板上使用标准 PCIe3.0 连接座，可安装外部 PCIe 板卡进行通信。 工作模式：Root Complex(RC)。 链路支持 4 lane 数据接口。 1...
这里所说的VIP指的就是Verification IP（验证IP），做芯片设计和验证的朋友都很熟悉。关于VIP在芯片验证过程中的重要性，我就不啰嗦了，...
在计算机硬件（特别是集成电路）和软件系统的设计过程中，形式验证的含义是根据某个或某些形式规范或属性，使用数学的方法证明其正确性...
近年来随着Bluespec、Chisel、SpinalHDL、PyMTL等一众新一代HDL的推出，业界逐步感受到新一代HDL在数字芯片设计效率方面的提升。相比Ver...
前段时间听了百度技术培训中心章淼博士讲的《代码的艺术》直播课，章老师是业界大牛，课讲得娓娓道来，内容很丰富，很多点都戳到了我以...
SoC 芯片设计
开发平台
阿里云倚天
AVH on 百度云
龙蜥操作系统
Arm STEM 教育
星辰教学平台
安谋科技XPU
Arm 大计算
IoT 与嵌入式
AI 应用
教育与职场
全球资源
SegmentFault
移知
安芯教育
OPEN AI LAB
InfoQ
深圳湾
脑极体
甲子光年
半导体行业观察
爱集微
E 企研究院
CSDN
全志在线
LiveVideoStack 
智东西
