自去年面市以来，AirTag 销量大幅上涨。据分析师郭明琪透露，2021 年 AirTag 出货量预估为 2000 万台，而到 2022 年这一数字有可能增至 ...
推荐一篇本团队近期发表的论文，一种用于智能网卡或DPU或可编程交换机的，支持P4语言的高性能开源解析器的设计。通信芯片也如CPU和DPU一...
想拥有自己的SystemVerilog IP库吗？设计时一个快捷键就能集成到自己的设计，酷炫的设计你也可以拥有！
1. 处理FPV中复杂度问题的两个简单办法作为FPV验证计划的一部分，我们应该尽考虑采取措施来减少FPV执行的DUT规模的 复杂度，当然如果设...
本文将介绍如何创建一个支持 HDMI 输入到输出的图像处理平台。这可以用作基于 HLS 的图像处理演示的基础。
时序分析的基本步骤： 一个合理的时序约束可以分为以下步骤：时序约束整体的思路与之前我说的方法基本一致。整体的思路如下：先是约束时...
首先，如果你正在考虑使用FPV进行验证，你需要确保你的DUT确实适合使用FPV，例如控制逻辑或数据透传。
• 基于安谋科技STAR-MC1处理器的上海航芯ACM32芯片及方案介绍本文为基于安谋科技星辰“STAR-MC1”处理器的芯片公开课系列之上海航芯篇回顾...
使用插值算法实现图像缩放是数字图像处理算法中经常遇到的问题。我们经常会将某种尺寸的图像转换为其他尺寸的图像，如放大或者缩小图像...
SystemVerilog能够在许多不同的细节级别（称为“抽象级别”）对数字逻辑进行建模。抽象意味着缺乏细节。数字模型越抽象，它所代表的硬件的...
这几天，东航客机MU5735坠毁事故牵动人心。目前当务之急除了全力搜救，还要查明事故原因，而查明事故真相关键在黑匣子。希望能尽快找到...
学过一门计算机系统结构相关的课（微电子专业），上过这课的同学应该都“深（yi）有（yan）体（nan）会（jin）”。我一直认为学习新事物需...
要想深入理解Verilog就必须正视Verilog语言同时具备硬件特性和软件特性。在当下的教学过程中，教师和教材都过于强调Verilog语言的硬件特...
在每年找工作的时候，在校学生就会分割成软件岗位和硬件岗位两大阵营。心仪软件岗位的同学就是专注于各种算法和语法宝典；而立志硬件岗...
2014年3月，我曾经写过一篇文章：为什么不推荐为了找工作而学习FPGA里面讨论为什么我不建议一个没有基础的学生为了找工作而选择去学习FP...
上一篇文章讨论了片上网络的研究需求，经过朋友圈转发以后引起了大家的一些热议和讨论。很多朋友急不可耐的催更，也有一些朋友提出了一...
为了不拖更，现在也只能把原来比较宏伟的写作计划往简化了去搞。（此处应该有一配图，但是找不到那张图了所以先暂时空在这里）目的呢还...
晶体管的老化效应主要是HCI与NBTI已经是无需争论的事实，而HCI在电路中主要受到信号翻转率（SA，Switch Activity）的影响，而NBTI主要受...
ISSCC全称为IEEE International Solid-State Circuits Conference（国际固态电路会议），被誉为集成电路领域的"奥林匹克"。会上开放大量...
FPGA最初只是作为一种“粘合逻辑”，来实现不同芯片之间的连接和扩展。随着FPGA规模的扩大，其内部具备的查找表、乘法器、嵌入式存储器等...
由于本实验的硬件设计部分使用 Verilog HDL 编写, 考虑到很多同学之前并没有接触过 Verilog 或者是使用的 VHDL 语言进行设计, 故本章主...
使用Verilog可以方便地实现复杂的设计。现在，设计复杂性增加，设计需要针对低功率、高速和最小面积进行优化。
在上一篇文章中已经介绍了简单组合逻辑在FPGA开发板上的实现，包括大家熟悉的优先编码器、多路复用器和全加器等，文章链接如下：
• 【玩转Arm-2D】不到4K RAM的自制FlappyBird 竟然快到我跟不上本文介绍了如何使用Arm-2D图形引擎在树莓派Pico开发板上快速制作一款时下...
1.Verilog模块基本结构2.词法（Lexical tokens）2.1空白符（White space）空白符包括空格、制表位（tab）、换行、换页。2.2注释（Commen...
杰哥找这张图表的出处找了很久，网上各路新闻都说图表数据来源于人才解决方案公司翰德（Hudson）于1月19日发布的《2022人才趋势报告》[1...
想拥有自己的Verilog IP库吗？设计时一个快捷键就能集成到自己的设计，酷炫的设计你也可以拥有！
没有任何寄存器逻辑，RTL设计是不完整的。RTL是寄存器传输级或逻辑，用于描述依赖于当前输入和过去输出的数字逻辑。
5年半的外企工作经历见证了杰哥从学生到职场人的转变，见证了杰哥从初级工程师到资深工程师的提升。期间有很多重要的时刻、很多有意义的...
没有任何寄存器逻辑，RTL设计是不完整的。RTL是寄存器传输级或逻辑，用于描述依赖于当前输入和过去输出的数字逻辑。
SoC 芯片设计
开发平台
阿里云倚天
AVH on 百度云
龙蜥操作系统
Arm STEM 教育
星辰教学平台
安谋科技XPU
Arm 大计算
IoT 与嵌入式
AI 应用
教育与职场
全球资源
SegmentFault
移知
安芯教育
OPEN AI LAB
InfoQ
深圳湾
脑极体
甲子光年
半导体行业观察
爱集微
E 企研究院
CSDN
全志在线
LiveVideoStack 
智东西
