现在业界的许多解决方案都包含多个处理器，或者是硬核处理器，如Arm A9、A53或R5，软核如MicroBlaze、Arm Cortex-M1/M3，或者是两者的组...
在SoC中，存储器是决定性能的另一个重要因素。不同的SoC设计中，根据实际需要采用不同的存储器类型和大小。常用的存储器有SRAM、SDRAM、...
很多芯片在设计之初，就已经考虑如何增加代码的复用性，尽量减少工作量，降低错误概率。增加复用性的几个场景：不同项目之间的代码复用...
就在ChatGPT推动人工智能技术即将来到奇点的时候，美国出手将浪潮、 龙芯列入实体清单。这明显是在压制中国人工智能产业。
在ASIC/FPGA项目中，我们会用到很多IP，其中有很多IP存在内部控制信号以及内部状态信号。这些控制信号和内部状态信号影响数据流的接收和...
实际上，由于不同的任务可在很大的程度上互相独立运行，如音频和视频处理及网络协议处理等，可以将具有内在执行并行性的复杂任务分解为...
前两篇我们讲了带外流控的机制，今天我们继续讲讲带内流控。带内流控指的是流控信号和数据一样是通过数据通道传输的，没有额外的信号线。
SoC中常用的总线前言之前和大家一起学习过AXI、AHB，这次来一起对Soc中的总线有个宏观的学习。总线提供了系统中各个设备之间一种互连的...
上一篇我们讲解了一种简单的流控机制：fifo与流控。今天同样是将fifo与流控，不同的是今天的流控稍微复杂一点，在同样的流水深度下，能...
时序图是阐明软件设计的利器，也是系统架构的必备武器。今天我们以APA自动泊车系统为例来聊聊如何设计符合绘制原则又通俗易懂的时序图。
9月10日，吉利旗下领克品牌豪华智享超电SUV——领克08正式上市。作为主打智能网联化的一款全新旗舰，领克08凭借丰富的软硬件综合配置，将...
在数据处理模块中，我们经常会涉及数据流控反压。什么是流控呢？简单来说就是控制数据流停止发送。常见的流控机制分为带内流控和带外流...
本文为2023年第七届全国大学生集成电路创新创业大赛（“集创赛”）信诺达杯全国三等奖作品分享，参加极术社区的【有奖征集】分享你的2023...
在传输端，Flex Bus物理层准备从PCIe链路层或CXL ARB/MUX接收的数据，以便通过Flex Bus链路进行传输。在接收端，Flex Bus物理层对Flex B...
调试Serdes的时候经常会查看信号信噪比SNR这个指标，那这个信噪比是怎么计算的呢？是根据判决有效信号能量和噪声能量的比值，通常用db表...
集微网消息，半导体材料国产化自给进程正在加速。从本土项目来看，2022年半导体材料类项目活跃度较高。从2022年取得进展（签约、开/竣工...
uvm_sequence_library是从uvm_sequence扩展而来的，它是一个容纳了一系列其它sequences类型的容器，在启动时，它会根据模式从这系列sequ...
在项目初期，在使用FPGA工具quartus或者vivado生成版本烧入开发板进行调试时（DC开启优化选项后同样会优化掉寄存器），我们有时会发现部...
在硬件电路中，为了使系统在异常情况下能自动复位，一般都需要引入看门狗(Watchdog)。看门狗其实就是一个定时器电路。当看门狗启动后，...
对于图1所示TX/RX模拟部分的实现方式，大家是不是一直有这样的疑问: Serdes在将并行data通过DAC串行发出去的时候，或者在接收端通过ADC...
