FPGA 的逻辑

最新文章

LJgibbs · 2022年05月25日

PHY Interface 协议翻译：8PCIe等操作示例

3 阅读 2.8k
LJgibbs · 2022年05月24日

PHY Interface 协议翻译：7.20 - 7.27

5 阅读 2.3k
碎碎思 · 2022年05月24日

优秀的 Verilog/FPGA开源项目介绍（二十二）- 深度神经网络 (DNN)

5 阅读 3.2k
LJgibbs · 2022年05月23日

PHY Interface 协议翻译：7.6 - 7.12

9 阅读 2.9k
碎碎思 · 2022年05月23日

ZYNQ从放弃到入门（十）- 操作系统uC/OS

4 阅读 2.4k
LJgibbs · 2022年05月20日

PHY Interface ：7 PIPE Operational Behavior 7.1-7.5

5 阅读 2.7k
碎碎思 · 2022年05月19日

ISP算法及架构分析介绍

15 阅读 6.7k
LJgibbs · 2022年05月19日

PHY Interface ：3 PHY/MAC interface & 4

2 阅读 2.8k
碎碎思 · 2022年05月18日

ZYNQ从放弃到入门（九）-DMA

3 阅读 2.8k
LJgibbs · 2022年05月18日

PHY Interface 协议翻译： 2 Introduction

3 阅读 2.8k
LJgibbs · 2022年05月17日

PCI Express Technology 3.0 Chapter 6 流量控制 5-7 节

2 阅读 4k
碎碎思 · 2022年05月16日

优秀的 Verilog/FPGA开源项目介绍（二十一）- 卷积神经网络（CNN）

18 阅读 7.9k
LJgibbs · 2022年05月16日

PCI Express Technology 3.0:Chapter 6 流量控制 1-4 节

2 阅读 4.1k
下冰雹 · 2022年05月13日

FPGA工程师如何提升自己的算法能力？

3 阅读 1.4k
LJgibbs · 2022年05月13日

《PCI Express Technology 3.0 》Chapter 5 第3 节

3 阅读 3.9k
碎碎思 · 2022年05月13日

数字硬件建模SystemVerilog(八)-端口声明

2 阅读 1.9k
碎碎思 · 2022年05月12日

FPGA比较完美的复现俄罗斯方块

3 阅读 2.6k
LJgibbs · 2022年05月12日

《PCI Express Technology 3.0》Chapter 5

15 阅读 3.1k
碎碎思 · 2022年05月10日

ZYNQ从放弃到入门（八）-PS和PL交互

3 阅读 4.6k
下冰雹 · 2022年05月09日

FPGA攻城狮玩5G通信算法的基本套路

4 阅读 2.3k
碎碎思 · 2022年05月06日

ZYNQ从放弃到入门（七）-三重定时器计数器 (TTC)

2 阅读 3.5k
下冰雹 · 2022年05月05日

数字IC设计中的重要考虑因素

6 阅读 3k
碎碎思 · 2022年05月05日

优秀的开源项目介绍（二十二）- SystemVerilog常用可综合IP模块库

6 阅读 2.9k
下冰雹 · 2022年04月29日

SD-FEC硬核在5G-NR中的使用方法

1 阅读 1.8k
下冰雹 · 2022年04月28日

LDPC码基本原理与FPGA设计思考

2 阅读 3.2k
碎碎思 · 2022年04月27日

优秀的 Verilog/FPGA开源项目介绍（二十）- 张量处理单元（TPU）

6 阅读 4k
碎碎思 · 2022年04月24日

“软核”硬做-ODrive(FPGA版本)

2 阅读 2.9k
碎碎思 · 2022年04月21日

基于AXI VDMA的图像采集系统及VDMA使用总结

2 阅读 13.2k
碎碎思 · 2022年04月20日

触发器全知道

4 阅读 3.2k
碎碎思 · 2022年04月19日

FPGA的综合和约束的关系

1 阅读 2.3k

专栏作者

关注极术微信号
实时接收点赞提醒和评论通知

关注安谋科技学堂
实时获取安谋科技及 Arm 教学资源

关注安谋科技招聘
实时获取安谋科技中国职位信息

最新文章

PHY Interface 协议翻译：8PCIe等操作示例

PHY Interface 协议翻译：7.20 - 7.27

优秀的 Verilog/FPGA开源项目介绍（二十二）- 深度神经网络 (DNN)

PHY Interface 协议翻译：7.6 - 7.12

ZYNQ从放弃到入门（十）- 操作系统uC/OS

PHY Interface ：7 PIPE Operational Behavior 7.1-7.5

ISP算法及架构分析介绍

PHY Interface ：3 PHY/MAC interface & 4

ZYNQ从放弃到入门（九）-DMA

PHY Interface 协议翻译： 2 Introduction

PCI Express Technology 3.0 Chapter 6 流量控制 5-7 节

优秀的 Verilog/FPGA开源项目介绍（二十一）- 卷积神经网络（CNN）

PCI Express Technology 3.0:Chapter 6 流量控制 1-4 节

FPGA工程师如何提升自己的算法能力？

《PCI Express Technology 3.0 》Chapter 5 第3 节

数字硬件建模SystemVerilog(八)-端口声明

FPGA比较完美的复现俄罗斯方块

《PCI Express Technology 3.0》Chapter 5

ZYNQ从放弃到入门（八）-PS和PL交互

FPGA攻城狮玩5G通信算法的基本套路

​ZYNQ从放弃到入门（七）-三重定时器计数器 (TTC)

数字IC设计中的重要考虑因素

优秀的开源项目介绍（二十二）- SystemVerilog常用可综合IP模块库

SD-FEC硬核在5G-NR中的使用方法

LDPC码基本原理与FPGA设计思考

优秀的 Verilog/FPGA开源项目介绍（二十）- 张量处理单元（TPU）

“软核”硬做-ODrive(FPGA版本)

基于AXI VDMA的图像采集系统及VDMA使用总结

触发器全知道

FPGA的综合和约束的关系

专栏作者

LJgibbs

trustintruth

碎碎思

下冰雹

潘伟涛

ZYNQ从放弃到入门（七）-三重定时器计数器 (TTC)