FPGA 的逻辑 - 极术社区 - 连接开发者与智能计算生态

最新文章

碎碎思 · 2023年09月11日

优秀的 Verilog/FPGA开源项目介绍（三十八）- SATA

2 阅读 2.1k
碎碎思 · 2023年09月08日

在FPGA上快速搭建以太网

2 阅读 1.8k
碎碎思 · 2023年09月01日

【数字实验室】消除毛刺

2 阅读 1.8k
碎碎思 · 2023年08月29日

FPGA VR摄像机-拍摄和拼接立体 360 度视频

2 阅读 2.1k
LJgibbs · 2023年08月18日

[译文] 在综合中约束逻辑无关时钟

6 阅读 3.1k
LJgibbs · 2023年08月17日

[译文] 在综合中约束逻辑无关时钟

2 阅读 3.1k
碎碎思 · 2023年08月14日

快来看看用FPGA做的开源示波器

2 阅读 2.5k
碎碎思 · 2023年08月11日

基于 FPGA 的电机控制

4 阅读 4.4k
碎碎思 · 2023年08月09日

超低成本FPGA JTAG方案

3 阅读 2.9k
碎碎思 · 2023年08月07日

为自己的板卡制作Pynq

2 阅读 2.4k
碎碎思 · 2023年08月03日

FPGA 工程师必备的 10 项技能

0 阅读 2.9k
LJgibbs · 2023年07月20日

[译文] 如何定义综合时序约束·目录

3 阅读 3.3k
LJgibbs · 2023年07月19日

[译文] 在综合中约束生成时钟和异步时钟

3 阅读 3.5k
LJgibbs · 2023年07月14日

[译文] DRAM Circuit Design: A Tutorial 前言与目录

3 阅读 3.7k
碎碎思 · 2023年07月13日

[开源硬件]用于构建、分析和破解 USB 设备的多功能协议分析仪-Cynthion

31 阅读 3.3k
碎碎思 · 2023年07月10日

用FPGA创建SoC如此容易

55 阅读 3.4k
LJgibbs · 2023年07月07日

[译文] 在综合中约束多路同步时钟时序路径

18 阅读 3.6k
LJgibbs · 2023年07月06日

[译文]在综合中约束时序路径 1

13 阅读 3.4k
碎碎思 · 2023年07月06日

【Vivado那些事儿】动态时钟的使用

31 阅读 3.2k
碎碎思 · 2023年07月04日

2D 中值滤波算法实现

24 阅读 3.2k
碎碎思 · 2023年06月27日

开源的Bluespec SystemVerilog (BSV)语言表现如何？

9 阅读 3.8k
碎碎思 · 2023年06月19日

优秀的 Verilog/FPGA开源项目介绍（三十七）- MATH库

7 阅读 4k
碎碎思 · 2023年06月08日

FPGA 的数字信号处理：重写 FIR 逻辑以满足时序要求

5 阅读 3.7k
碎碎思 · 2023年06月06日

FPGA 的数字信号处理：Verilog 实现简单的 FIR 滤波器

8 阅读 3.6k
碎碎思 · 2023年05月31日

FPGA 设计中经常犯的 10 个错误

3 阅读 4.3k
碎碎思 · 2023年05月29日

使用FPGA进行 AI 火灾定位-FirAI

3 阅读 4k
碎碎思 · 2023年05月24日

FPGA远程更新/远程调试的一种简单方法

12 阅读 3.5k
下冰雹 · 2023年05月22日

【干货】寻找开源100G NIC Corundum中的隐藏BUG

0 阅读 3.7k
碎碎思 · 2023年05月10日

从FPGA说起的深度学习（十）

3 阅读 3.7k
下冰雹 · 2023年05月08日

【芯知识】FPGA原型平台门控时钟自动转换

0 阅读 3.7k

上一页
1
…
3
4
5
6
7
…
下一页

专栏作者

LJgibbs

7716 声望 · 10807 粉丝

trustintruth

570 声望 · 11 粉丝

碎碎思

7480 声望 · 148 粉丝

下冰雹

6540 声望 · 1678 粉丝

潘伟涛

655 声望 · 14 粉丝

极术微信服务号

关注极术微信号
实时接收点赞提醒和评论通知

安谋科技学堂公众号

关注安谋科技学堂
实时获取安谋科技及 Arm 教学资源

安谋科技招聘公众号

关注安谋科技招聘
实时获取安谋科技中国职位信息