2018年，美国卡耐基梅隆大学招收了全美第一批人工智能本科学生，任命该校的机器人和计算机科学教授里德·西蒙斯（Reid Simmons）担任首位...
2018年秋季，美国首个人工智能本科专业在卡耐基梅隆大学设立，首批共招收了18名本科生。今年5月，其中两位学生即将毕业，成为美国首批人...
By the way，MicroSemi 的全球客户支持不错，在他们网站留下问题，会有专门的工程师邮件联系你帮助解决问题。比某 X 家的论坛发帖效率高...
当HREADY为HIGH时（表示当前传输完成），slave对HSELx，地址和控制信号进行采样。 在某些情况下当HREADY为低电平时，HSELx也可能会被置...
写完了UART，接下来说一下另一个通信协议。SPI协议。SPI，中文串行外围设备接口，SPI总线是在物理上是通过接在外围设备微控制单元上的同...
今天我们开始FPGA最初的小工程：如何使用板卡实现简单的UART通信。（结尾送源码）作者：Trustintruth来源：[链接]
SystemVerilog中Singleton class是指只有一个对象（object）的类。这个对象只创建一次，为所需的全局变量提供一个namespaces。
2020-05-23 周六 11:00 开播 回顾中
Arm中国创新教育中心（Arm Innovation Education Center China ，AIECC）是Arm中国和江北新区研创园共同打造，由安芯教育运营，为南京江...
SystemVerilog 中的Covergroup结构封装了 coverage model。Covergroup可以定义在package、module、program、interface和class中
interface 封装了模块的端口(ports)，以及它们的方向（modports），同步关系（ clocking block），function和task。
近期有部分小伙伴表示，收到了购买的EAIDK-310开发套件。但是，自己只有一台笔记本电脑，如何才能连接EAIDK-310进行开发调试？是不是还...
2020年，全球肆虐的新冠肺炎病毒，对人类的生存及发展带来严峻挑战，也对毕业生们从学校到社会的人生旅程造成巨大影响。受《华尔街日报...
SystemVerilog中的class可以具有数据成员（data or properties）和方法（method）。
耶鲁大学社交机器人实验室近期在 IEEE 的《Spectrum》上刊登了一项最新研究，在实验中，机器人给宠物狗发出的指令，比人给宠物狗发出的...
为引导和鼓励高校毕业生到企业工作，优化企业人才结构，加快恢复和稳定就业，工业和信息化部、教育部日前联合发文，部属开展2020年全国...
如果粗略的了解过UVM，很可能一开始会被UVM方法学的一些表述弄得雨里雾里，比如Factory机制。
Systemverilog中的callback指定了一个被调用的callback method，和一个调用callback method的callback hook。
Arm中国创新教育中心（Arm Innovation Education Center China ，AIECC）是Arm中国和江北新区研创园共同打造，由安芯教育运营，为南京江...
AI 开发不仅仅是深度学习算法的训练和研发，尤其是在边缘智能领域，在 AIoT 和自动驾驶领域，如何把 AI 的能力，应用在边缘计算的设备产...
随机测试比传统的定向测试方法更有效。通过指定约束，可以轻松进行难以触及的corner cases（极端情况）的验证。 的验证。
面对874万史上最多应届高校毕业生，促就业刻不容缓！本次专场招聘会将从5月11日持续到7月31日，阿里巴巴旗下钉钉、支付宝和夸克等整合动...
新形势下进一步加强基础研究，提升我国基础研究和科技创新能力，科技部、财政部、教育部、中科院、工程院、自然科学基金委共同制定了《...
学生期间，做的设计比较小或者偏向 demo 类型，那么 ip 核是会占据设计的很大一部分。但使用 ip 核本身对学习者来说就很有意义。通过 ip...
少儿编程已经进入迅速成长阶段：2019年少儿编程市场已经突破100亿元，年增速30%以上。人人学编程是否有必要，是不是越早学编程对于孩子...
Arm中国创新教育中心（Arm Innovation Education Center China ，AIECC）是Arm中国和江北新区研创园共同打造，由安芯教育运营，为南京江...
近日，视源CVTE旗下品牌MAXHUB推出全新可旋转会议平板MAXHUB V5，55寸大屏，搭载瑞芯微Rockchip高性能芯片RK3399，全面升级硬件功能，支...
在 Xilinx Zynq 器件中，硬件可编程逻辑 PL 是作为一项外设挂载在 ARM 处理器系统中的，那么 PL 硬件的配置自然也就由处理器负责。本文...
SystemVerilog在Verilog 2001的Task和Function的基础上增加了在staticTask和Function中声明automatic 变量的能力，以及在automatic Task...
在Verilog-2001中，reg和wire数据类型都可以声明为数组，并且需要在对象名称之前声明数组宽度，还可以在对象名称之后声明的数组的维度。
教育与职场
安谋科技自研产品
AI 应用
Arm 计算
SoC 芯片设计
IoT 与嵌入式
全球资源
SegmentFault
移知
安芯教育
InfoQ
深圳湾
脑极体
甲子光年
半导体行业观察
爱集微
E 企研究院
CSDN
全志在线
智东西
